第二章輸入輸出接口技術(shù)和輸入輸出通道

第二章輸入輸出接口技術(shù)和輸入輸出通道第1頁，課件共107頁，創(chuàng)作于2023年2月

2)I／O通道I／O通道：也稱為過程通道。它是計(jì)算機(jī)和控制對(duì)象之間信息傳送和變換的連接通道。信號(hào)的輸入通路。信號(hào)的輸出通路。輸入和輸出通路的主要功能———實(shí)現(xiàn)模擬量與數(shù)字量之間的信號(hào)變換。第2頁，課件共107頁，創(chuàng)作于2023年2月本章學(xué)習(xí)目的:解決微型計(jì)算機(jī)和外部的連接問題，使計(jì)算機(jī)和外部構(gòu)成一個(gè)整體，能正確、可靠、高效率的交換信息，這是設(shè)計(jì)一個(gè)微機(jī)控制系統(tǒng)必須解決的基本問題。第3頁，課件共107頁，創(chuàng)作于2023年2月2、I／O信號(hào)的種類CPU外部設(shè)備數(shù)據(jù)狀態(tài)控制通常有三類信息：數(shù)據(jù)信息數(shù)字量模擬量開關(guān)量狀態(tài)信息控制信息第4頁，課件共107頁，創(chuàng)作于2023年2月3、計(jì)算機(jī)和外部的通信方式并行通信：串行通信：把一個(gè)字符的各數(shù)位用幾條線同時(shí)進(jìn)行傳輸

數(shù)據(jù)按位進(jìn)行傳送的

串行通信全雙工方式半雙工方式同步通信異步通信第5頁，課件共107頁，創(chuàng)作于2023年2月發(fā)送AK1K2B

接收接收發(fā)送發(fā)送A接收數(shù)據(jù)應(yīng)答數(shù)據(jù)應(yīng)答接收B發(fā)送全雙工方式:數(shù)據(jù)信息能沿相反兩個(gè)方向傳送。

半雙工方式:數(shù)據(jù)信息可沿?cái)?shù)據(jù)傳輸線的兩個(gè)方向傳送，但同一時(shí)刻只能沿一個(gè)方向傳送。

第6頁，課件共107頁，創(chuàng)作于2023年2月SYNSYN控制字符控制字符數(shù)據(jù)字符...SYN同步通信：在一組字符前后加同步字符，標(biāo)志一組數(shù)據(jù)塊的開始與結(jié)束，接收裝置接收到同步字符而開始接收數(shù)據(jù)，直到接收后同步字符，一幀數(shù)據(jù)接收結(jié)束。

第7頁，課件共107頁，創(chuàng)作于2023年2月異步通信：要傳送的字符代碼前加一起始位，以示該字符代碼開始，在字符代碼后面加一停止位，以示該字符代碼結(jié)束。第8頁，課件共107頁，創(chuàng)作于2023年2月§2.2輸人／輸出的控制方式§2.21．程序控制方式1.無條件傳送方式第9頁，課件共107頁，創(chuàng)作于2023年2月2.查詢傳送方式（條件傳送方式）查詢式輸入的接口電路第10頁，課件共107頁，創(chuàng)作于2023年2月查詢式輸出接口電路第11頁，課件共107頁，創(chuàng)作于2023年2月§2.22．中斷控制I/O方式

1.中斷控制I/O時(shí)應(yīng)解決的問題外部中斷：是通過I／O接口硬件向CPU發(fā)出中斷請(qǐng)求信號(hào)，從而引起一個(gè)中斷處理過程。多重中斷處理時(shí)必須解決的四個(gè)問題：

?

保存現(xiàn)場和恢復(fù)現(xiàn)場。

?

正確判斷中斷源。

?

實(shí)時(shí)響應(yīng)。

?

按優(yōu)先權(quán)順序處理。第12頁，課件共107頁，創(chuàng)作于2023年2月2.中斷優(yōu)先級(jí)問題的解決軟件查詢方式雛菊鏈法專用硬件方式1)軟件查詢方式第13頁，課件共107頁，創(chuàng)作于2023年2月2)雛菊鏈法3)專用硬件方式第14頁，課件共107頁，創(chuàng)作于2023年2月3、DMA控制方式DMA控制方式：是一種成塊傳送數(shù)據(jù)的方式。8237A的數(shù)據(jù)傳送速率可達(dá)1.6M字節(jié)/s；8257A的數(shù)據(jù)傳送速率可達(dá)1．25M字節(jié)/s。第15頁，課件共107頁，創(chuàng)作于2023年2月§2.3I/O接口設(shè)計(jì)§2.3.1I／0接口的編址方式I／0接口與存儲(chǔ)器獨(dú)立編址方式I／0接口與存儲(chǔ)器統(tǒng)一編址方式Inel8086+8288/MRDC/MWTCAB/IORC/IOWC譯碼器譯碼器去存儲(chǔ)器去I/O接口......1.I／0接口與存儲(chǔ)器獨(dú)立編址方式第16頁，課件共107頁，創(chuàng)作于2023年2月獨(dú)立編址方式的優(yōu)點(diǎn)：?可尋址256個(gè)端口，執(zhí)行I／O指令時(shí)間短，譯碼電路簡單?程序清晰易讀?硬件設(shè)計(jì)簡單獨(dú)立編址方式的缺點(diǎn)：?專門I／O指令的功能有限，不如訪問內(nèi)存指令豐富；?增加了微處理器本身控制邏輯的復(fù)雜性。第17頁，課件共107頁，創(chuàng)作于2023年2月2．I／0接口與存儲(chǔ)器統(tǒng)一編址方式

又稱存儲(chǔ)器映像方式:把所有的I／0端口作為存儲(chǔ)單元，每個(gè)外圍設(shè)備的端口都給予相應(yīng)的一個(gè)或幾個(gè)16位地址號(hào)。Inel8086+8288AB/MRDC/MWTC/IORC/IOWC譯碼器不用…去存儲(chǔ)器去I/O接口第18頁，課件共107頁，創(chuàng)作于2023年2月統(tǒng)一編址方式的優(yōu)點(diǎn)：?

數(shù)據(jù)處理能力強(qiáng)?

輸入輸出部分可以和存儲(chǔ)器部分共用譯碼和控制電路?

CPU不需區(qū)分訪內(nèi)操作及訪問輸入輸出操作的控制信號(hào)，可以相應(yīng)減少引腳?

I／O端口數(shù)目不受限制統(tǒng)一編址方式的缺點(diǎn)：?

每個(gè)I／O操作需全字長地址譯碼，整個(gè)指令執(zhí)行時(shí)間較長?

程序中較難區(qū)分I／O操作

?

I／O端口占用了存儲(chǔ)空間地址第19頁，課件共107頁，創(chuàng)作于2023年2月§2.3.2I／O接口與系統(tǒng)的連接第20頁，課件共107頁，創(chuàng)作于2023年2月(a)通過I／O接口芯片與CPU和外圍設(shè)備的連接第21頁，課件共107頁，創(chuàng)作于2023年2月(b)通過I／O接口芯片與CPU和外圍設(shè)備的連接第22頁，課件共107頁，創(chuàng)作于2023年2月接口芯片和CPU之間必須連接的信號(hào)有下列4類：數(shù)據(jù)信號(hào)D0~D7讀／寫控制信號(hào)片選信號(hào)和地址線時(shí)鐘、復(fù)位、中斷控制、聯(lián)絡(luò)信號(hào)

§2.3.3I／O接口擴(kuò)展1.地址譯碼器的擴(kuò)展?使用譯碼器的目的?譯碼器常用的譯碼器有：四中選一、八中選一、十六中選一。第23頁，課件共107頁，創(chuàng)作于2023年2月74LSl38擴(kuò)展地址譯碼器

第24頁，課件共107頁，創(chuàng)作于2023年2月第25頁，課件共107頁，創(chuàng)作于2023年2月例：采用74LSl38作地址譯碼器設(shè)計(jì)的微機(jī)主機(jī)板接口子系統(tǒng)地址譯碼電路。第26頁，課件共107頁，創(chuàng)作于2023年2月/Y0/Y1/Y2/Y3/Y4/Y5/Y67輸出第27頁，課件共107頁，創(chuàng)作于2023年2月

2.負(fù)載能力的擴(kuò)展1)應(yīng)用總線收發(fā)器提高總線驅(qū)動(dòng)能力總線收發(fā)器——Intel8286－A0B0－－A1B1－－A2B2－－A3B3－－A4B4－－A5B5－－A6B6－－A7B7－－/OET

－8286第28頁，課件共107頁，創(chuàng)作于2023年2月第29頁，課件共107頁，創(chuàng)作于2023年2月2)應(yīng)用接口芯片常用的：74LS244單向三態(tài)門74LS373(74LS273)三態(tài)輸出鎖存器74LS245三態(tài)輸出八總線收發(fā)器74LS245：

第30頁，課件共107頁，創(chuàng)作于2023年2月使能端/G方向控制端DIR操作LLB數(shù)據(jù)至A總線LHA數(shù)據(jù)至B總線H隔開第31頁，課件共107頁，創(chuàng)作于2023年2月§2.3.3

I／O接口設(shè)計(jì)的方法、步驟及設(shè)計(jì)舉例1.I／O接口設(shè)計(jì)的方法、步驟★I／O接口設(shè)計(jì)步驟?了解常用外圍設(shè)備或被控設(shè)備與CPU之間信息交換的要求；?

考慮硬件和軟件的功能分配；?

進(jìn)行I／O端口的數(shù)量統(tǒng)計(jì)、數(shù)據(jù)流向安排和端口地址號(hào)分配；?

I／O接口硬件電路的擴(kuò)展設(shè)計(jì)；

?

I／O接口控制軟件設(shè)計(jì)；?

進(jìn)行接口硬件和軟件聯(lián)調(diào)。

第32頁，課件共107頁，創(chuàng)作于2023年2月★I／O接口擴(kuò)展的方案選擇:

?購置多功能I／O接口板

?

自行設(shè)計(jì)I／O接口電路

?采用通用的大規(guī)模集成電路接口芯片擴(kuò)展I／O接口電路

?采用普通的緩沖器、鎖存器和譯碼器等集成電路擴(kuò)展I／O接口

2.I／O接口設(shè)計(jì)舉例一

設(shè)計(jì)8088CPU微機(jī)系統(tǒng)I／O接口電路，有8組8位的數(shù)字量外部輸入，8組8位的控制和顯示數(shù)據(jù)輸出到外部。8個(gè)輸入端口地址號(hào)為E8H～EFH，8個(gè)輸出端口地址為F0H～F7H。設(shè)計(jì)要求：第33頁，課件共107頁，創(chuàng)作于2023年2月

設(shè)計(jì)：A7A6A5A4A3A2A1A011101ΧΧΧINAL,0E8H11110XXXOUT0F0H,AL第34頁，課件共107頁，創(chuàng)作于2023年2月3.I／O接口設(shè)計(jì)舉例二設(shè)計(jì)要求：

設(shè)計(jì)8086最小模式系統(tǒng)接口電路，采用8255A作為連接打印機(jī)的接口，指定8255A的A、B、C和控制端口的地址號(hào)分別為FFF8H、FFFAH、FFFCH和FFFEH。設(shè)計(jì)：以程序控制方式設(shè)計(jì)第35頁，課件共107頁，創(chuàng)作于2023年2月A7A6A5A4A3A2A1A011111XXX0FFF8H、FFFAH、FFFCH、FFFEH第36頁，課件共107頁，創(chuàng)作于2023年2月§2.4I／O通道

模擬量輸入通道模擬量輸出通道數(shù)字量輸入通道數(shù)字量輸出通道

I／O通道分為：

第37頁，課件共107頁，創(chuàng)作于2023年2月§2.4.1模擬量輸入通道主要組成：

信號(hào)處理裝置、采樣單元、采樣保持器、數(shù)據(jù)放大器、A／D轉(zhuǎn)換器控制電路。任務(wù)：完成模擬量的采集并轉(zhuǎn)換成數(shù)字量送入計(jì)算機(jī)。第38頁，課件共107頁，創(chuàng)作于2023年2月

1、信號(hào)處理裝置組成：標(biāo)度變換器、濾波電路、線性化處理及電參量間的轉(zhuǎn)換電路等?！飿?biāo)度變換器：作用：把經(jīng)由各種傳感器所得到的不同種類和不同電平的被測模擬信號(hào)變換成統(tǒng)一的標(biāo)準(zhǔn)信號(hào)?！餅V波電路：作用：濾掉或消除干擾信號(hào)，保留或增強(qiáng)有用信號(hào)?！锞€性化處理：有些電信號(hào)轉(zhuǎn)換后與被測參量呈現(xiàn)非線性。所以必須對(duì)信號(hào)進(jìn)行線性化處理，使它接近線性化。

★電參量間的轉(zhuǎn)換電路：

主要進(jìn)行電信號(hào)之間的轉(zhuǎn)換。第39頁，課件共107頁，創(chuàng)作于2023年2月

2、采樣單元

作用：把各路模擬量分時(shí)接到A／D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，實(shí)現(xiàn)CPU對(duì)各路模擬量分時(shí)采樣。

組成：開關(guān)矩陣及邏輯控制電路。開關(guān)矩陣——模擬開關(guān)的組合邏輯控制電路——在軟件或通道控制電路的控制下，以一定速度，按順序輸入被測模擬信號(hào)。第40頁，課件共107頁，創(chuàng)作于2023年2月CD405l組成：邏輯電平轉(zhuǎn)換、二進(jìn)制譯碼器及8個(gè)開關(guān)電路。主要特性：直流供電電源：VDD＝+5V～+15V，數(shù)字信號(hào)電位變化范圍：3～15V輸入電壓：UIN＝0～VDD，模擬信號(hào)峰峰值：15V第41頁，課件共107頁，創(chuàng)作于2023年2月CD405l的應(yīng)用：第42頁，課件共107頁，創(chuàng)作于2023年2月3、采樣保持采樣保持電路：對(duì)變化的模擬信號(hào)快速采樣，并在轉(zhuǎn)換過程中保持模擬信號(hào)。兩個(gè)工作狀態(tài)：

★

采樣狀態(tài)

★

保持狀態(tài)第43頁，課件共107頁，創(chuàng)作于2023年2月采樣保持集成芯片LFl98主要特性：供電電源：±5V～±18V；信號(hào)獲取時(shí)間：<10／as；可以和TTL、PMOS、CMOS邏輯輸入兼容；典型保持電容：1000pF、0.01μF。第44頁，課件共107頁，創(chuàng)作于2023年2月4、數(shù)據(jù)放大器——把傳感器的信號(hào)從毫伏電平按比例放大到典型的A／D轉(zhuǎn)換器輸入電平。5、A／D轉(zhuǎn)換器——把通道輸入的模擬量轉(zhuǎn)換成數(shù)字量，通過I/O接口電路送入CPU。第45頁，課件共107頁，創(chuàng)作于2023年2月f(t)Kf*(t)T§2.4.2采樣與量化1．采樣過程采樣過程：用采樣開關(guān)將模擬信號(hào)按一定時(shí)間間隔抽樣成離散模擬信號(hào)的過程。第46頁，課件共107頁，創(chuàng)作于2023年2月香農(nóng)(Shannon)定理：如果隨時(shí)間變化的模擬信號(hào)的最高頻率為ωmax，只要按照采樣頻率ωS≥2ωmax進(jìn)行采樣，那么取出的樣品系列(f1*(t)，f2*(t)，…)就足以代表(或恢復(fù))f(t)。第47頁，課件共107頁，創(chuàng)作于2023年2月2．量化過程量化過程：是用一組數(shù)碼(如二進(jìn)制碼)來逼近離散模擬信號(hào)的幅值，將其轉(zhuǎn)換成數(shù)字信號(hào)。

fmax：轉(zhuǎn)換信號(hào)的最大值；fmin：轉(zhuǎn)換信號(hào)的最小值；i：轉(zhuǎn)換后二進(jìn)制數(shù)的位數(shù)。

量化單位為：第48頁，課件共107頁，創(chuàng)作于2023年2月§2.4.3模擬量輸出通道功能：把計(jì)算機(jī)的運(yùn)算結(jié)果轉(zhuǎn)換成模擬量，并輸出到被選中的某一控制回路上，完成對(duì)執(zhí)行機(jī)構(gòu)的控制動(dòng)作。組成：D／A轉(zhuǎn)換器、輸出保持器、多路切換開關(guān)、低通濾波電路和功放電路。輸出保持器的作用：將前一采樣時(shí)刻的輸出信號(hào)保持到下一個(gè)采樣時(shí)刻，重新得到新的輸出信號(hào)。

輸出保持方案：數(shù)字量保持方案；模擬量保持方案。第49頁，課件共107頁，創(chuàng)作于2023年2月1、一個(gè)輸出通路設(shè)置一個(gè)D／A轉(zhuǎn)換器的結(jié)構(gòu)形式

2、多個(gè)輸出通路共用一個(gè)D／A轉(zhuǎn)換器的結(jié)構(gòu)形式第50頁，課件共107頁，創(chuàng)作于2023年2月§2.4.4數(shù)字量輸入通道

數(shù)字輸入信號(hào)分三類：

編碼數(shù)字開關(guān)量脈沖列常用的電平轉(zhuǎn)換電路：

數(shù)字量輸入通道的結(jié)構(gòu)：?

直接和并行接口電路的輸入口連接。

?

加光電隔離電路。?

采用軟件計(jì)數(shù)法。?

接口電路外加硬件計(jì)數(shù)器。第51頁，課件共107頁，創(chuàng)作于2023年2月(a)§2.4.5數(shù)字量輸出通道★編碼數(shù)字

——二進(jìn)制數(shù)?！镩_關(guān)量

——“1”、“0”的形式。輸出電路的形式：(b)(c)★脈沖信號(hào)

——輸出脈沖的頻率及個(gè)數(shù)都可通過程序設(shè)置來控制。第52頁，課件共107頁，創(chuàng)作于2023年2月§2.5D／A轉(zhuǎn)換器

作用：把數(shù)字量轉(zhuǎn)換成模擬量。按工作方式可分成：并行和串行兩種?！?.5.1并行D／A轉(zhuǎn)換器的工作原理D／A轉(zhuǎn)換器由電阻網(wǎng)絡(luò)和運(yùn)算放大器組成。T型電阻網(wǎng)絡(luò)的D／A轉(zhuǎn)換器：第53頁，課件共107頁，創(chuàng)作于2023年2月反相端作輸入電壓：電路工作過程：輸入信號(hào)為0…01輸入的信號(hào)為0…10I第54頁，課件共107頁，創(chuàng)作于2023年2月流經(jīng)負(fù)載電阻的電流表達(dá)式為：第55頁，課件共107頁，創(chuàng)作于2023年2月§2.5.2串行D／A轉(zhuǎn)換器的工作原理采用步進(jìn)電動(dòng)機(jī)的D／A轉(zhuǎn)換器第56頁，課件共107頁，創(chuàng)作于2023年2月§2.5.3D／A轉(zhuǎn)換器的性能指標(biāo)1．分辨率定義：當(dāng)輸入數(shù)字量變化1時(shí)，輸出模擬量變化的大小。對(duì)于一個(gè)N位的D／A轉(zhuǎn)換器其分辨率為：

例如：對(duì)于滿刻度值5.12V，單極性輸出，8位D／A轉(zhuǎn)換器的分辨率為：5.12V/28＝20mVl0位D／A轉(zhuǎn)換器的分辨率為：5.12V/210=5.12V/1024＝5mV12位D／A轉(zhuǎn)換器的分辨率為：5.12V/212=5.12V/4096＝1.25mV第57頁，課件共107頁，創(chuàng)作于2023年2月2.穩(wěn)定時(shí)間定義：數(shù)據(jù)變化量是滿刻度時(shí)，達(dá)到終值±1/2LSB時(shí)所需要的時(shí)間。3．輸入編碼

一般為二進(jìn)制編碼、BCD碼、符號(hào)-數(shù)值碼等。第58頁，課件共107頁，創(chuàng)作于2023年2月定義：在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大誤差。一般用最低有效位LSB的分?jǐn)?shù)來表示。為0.01％～0.8％。5．工作溫度范圍

較好的D／A轉(zhuǎn)換器工作溫度范圍為一40～85℃，較差的為0～70℃。4．線性誤差數(shù)字量輸入模擬量輸出理想特性實(shí)際滿刻度線性誤差第59頁，課件共107頁，創(chuàng)作于2023年2月§2.5.4D/A轉(zhuǎn)換器芯片及其接口電路例如：滿足速度、精度、分辨率及經(jīng)濟(jì)性能要求的有：?

通用、廉價(jià)的D/A轉(zhuǎn)換器：AD1408、AD7524、AD558。?

高速、高精度D/A：AD562、AD7541。?

高速D/A：AD561、DAC-08。?

高分辨率D/A：DAC1136、DAC1137等。為了應(yīng)用的靈活性，有：?

可選擇輸出電壓雙極性的：AD7524、AD7542。?

芯片內(nèi)帶有數(shù)字寄存器可與CPU數(shù)字總線直接相連的AD558、AD7524。第60頁，課件共107頁，創(chuàng)作于2023年2月功能管腳共同之處包括以下方面：

?它包括數(shù)字量的輸入端和模擬量的輸出端，芯片的模擬信號(hào)輸出端又有單端輸出和差動(dòng)輸出兩種。

?

D/A轉(zhuǎn)換器所需參考電壓由芯片以外的電源提供。

?許多芯片內(nèi)設(shè)置了輸入數(shù)據(jù)寄存器。

?芯片都具有片選信號(hào)和寫信號(hào)管腳第61頁，課件共107頁，創(chuàng)作于2023年2月1、8位DAC0832及接口電路1）外部結(jié)構(gòu)特征

采用20引腳、雙列直插式集成電路芯片。主要參數(shù)：分辨率8位，電流穩(wěn)定時(shí)間1μs，電流輸出，與TTL電平兼容；功耗20mW。第62頁，課件共107頁，創(chuàng)作于2023年2月2）內(nèi)部結(jié)構(gòu)及原理第63頁，課件共107頁，創(chuàng)作于2023年2月兩種情況轉(zhuǎn)換：?/WR2=0，/XFER=0，DAC寄存器為不鎖存狀態(tài)，ILE=1時(shí)，/CS=/WR1=0。?/WR1=0，/CS=0，ILE=1輸入寄存器為不鎖存狀態(tài)，而/WR2=/XFER=0。

∴若不鎖存，直接轉(zhuǎn)換，/WR1、/WR2、/CS和/XFER為0，ILE接高電平，稱為直通工作方式。第64頁，課件共107頁，創(chuàng)作于2023年2月3）DAC0832輸出方式?電壓輸出方式?電流輸出方式

★電壓輸出方式?單極性電壓輸出方式第65頁，課件共107頁，創(chuàng)作于2023年2月?雙極性電壓輸出電路第66頁，課件共107頁，創(chuàng)作于2023年2月★電流輸出方式

量程選擇：0～10mA直流電流4～20mA直流電流第67頁，課件共107頁，創(chuàng)作于2023年2月4）接口電路?用鎖存器連接?

用可編程并行口8255連接?

直接連接8088CPUA9-A0IOW1D1Q2D2Q3D3Q4D4Q5D5Q6D6Q7D7Q

8D8Q

CP74LS273+5V

A0A1A2A3A4A5A6

A7

DAC0808

AVOUT-+譯碼器Y0DoD1D2D3D4D5D6

D7RESET+5VVRE用鎖存器連接第68頁，課件共107頁，創(chuàng)作于2023年2月★用可編程并行口8255連接

DAC:MOVDX,0383HMOVAL,80HOUTDX,ALMOVAL,[DATA]MOVDX,0381HOUTDX,ALXORAL,ALMOVDX,0380HOUTDX,ALORAL,01HOUTDX,ALHLT匯編程序：A9-A28088CPU

A1Ao

PB7CS

8255A1AoPAo譯碼器D7D0

NE5018VoutCED7-DoYoPB0控制線第69頁，課件共107頁，創(chuàng)作于2023年2月

★D/A與CPU直接連接+5DAC0832+5VRAVOUT譯碼器VccILRVREFCSRfbWR1Iout1WR2Iout2XFERDGNDA1AoIOWGND8088CPUA9-A2-+AGND第70頁，課件共107頁，創(chuàng)作于2023年2月2、12位D／A轉(zhuǎn)換器DAC12101）DAC1210的主要性能及特點(diǎn)DACl210是雙列直插式24引腳集成電路芯片?！镏饕夹g(shù)指標(biāo)：

?輸入數(shù)字為12位二進(jìn)制數(shù)字；

?分辨率12位；?電流建立時(shí)間1μs；?供電電源+5～+15V(單電源供電)；?基準(zhǔn)電壓VREF范圍-10～+10V。第71頁，課件共107頁，創(chuàng)作于2023年2月★特點(diǎn)：

?

線性規(guī)范只有零位和滿量程調(diào)節(jié)；

?

和所有的通用微處理機(jī)直接接口；

?

單緩沖、雙緩沖或直通數(shù)字?jǐn)?shù)據(jù)輸入；

?

與TTL邏輯電平兼容。第72頁，課件共107頁，創(chuàng)作于2023年2月2）DAC1210引腳說明第73頁，課件共107頁，創(chuàng)作于2023年2月與DAC0832的兩點(diǎn)區(qū)別：?它有12條數(shù)據(jù)輸入線?可用BYTEl／BYTE2控制數(shù)據(jù)的輸入第74頁，課件共107頁，創(chuàng)作于2023年2月3)DACl210與CPU的連接第75頁，課件共107頁，創(chuàng)作于2023年2月§2.6A／D轉(zhuǎn)換器常用的A／D轉(zhuǎn)換器有：計(jì)數(shù)器式雙積分式逐次逼近式組成：計(jì)數(shù)器、D／A轉(zhuǎn)換器及比較器工作過程：特點(diǎn)：結(jié)構(gòu)簡單，價(jià)格便宜，但轉(zhuǎn)換速度比較慢?！?.6.1A／D轉(zhuǎn)換器原理

1.計(jì)數(shù)器式A／D轉(zhuǎn)換器第76頁，課件共107頁，創(chuàng)作于2023年2月組成：逐次逼近寄存器SARD／A轉(zhuǎn)換器比較器時(shí)序（時(shí)鐘）置數(shù)選擇邏輯工作過程：如果Ui≥UO，應(yīng)予保留；如果Ui<UO，應(yīng)予清除。2.逐次逼近式A／D轉(zhuǎn)換器第77頁，課件共107頁，創(chuàng)作于2023年2月例：設(shè)：數(shù)碼寄存器為4位，滿刻度值1v，Vi=0.65v，用逐次逼近式A/D轉(zhuǎn)換器轉(zhuǎn)換成二進(jìn)制數(shù)。V0Vin0.5V(1000)0.75V(1100)0.625V(1010)0.6875V(1011)量化單位第78頁，課件共107頁，創(chuàng)作于2023年2月3.雙積分式A/D轉(zhuǎn)換器方法：測量模擬輸入電壓向電容充電的固定時(shí)間及測量在已知標(biāo)準(zhǔn)電壓下放電所需的時(shí)間。工作過程：優(yōu)點(diǎn)：

消除干擾和電源噪聲的能力強(qiáng)，精度高。缺點(diǎn)：

轉(zhuǎn)換速度慢。第79頁，課件共107頁，創(chuàng)作于2023年2月§2.6.2A／D轉(zhuǎn)換器的主要技術(shù)參數(shù)分辯率是指能使轉(zhuǎn)換后數(shù)字量變化1的最小模擬輸入量。n位二進(jìn)制數(shù)最低位具有的權(quán)值就是它的分辨率。2．量程

量程是指所能轉(zhuǎn)換的電壓范圍。l．分辨率第80頁，課件共107頁，創(chuàng)作于2023年2月4．轉(zhuǎn)換時(shí)間

轉(zhuǎn)換時(shí)間是指啟動(dòng)A／D到轉(zhuǎn)換結(jié)束所需的時(shí)間。5．工作溫度范圍

較好的轉(zhuǎn)換器件工作溫度為-40～85℃，差的只有0～70℃。3．轉(zhuǎn)換精度

?絕對(duì)精度常用數(shù)字量的位數(shù)表示。?相對(duì)精度用相對(duì)于滿量程的百分比表示。

如10位A／D轉(zhuǎn)換器，滿量程為10V。?絕對(duì)精度為1/2×10/210=±4.88mV，?相對(duì)精度為l／210×100％≈0.1％。

第81頁，課件共107頁，創(chuàng)作于2023年2月§2.6.3常用A／D轉(zhuǎn)換器1.8位A／D轉(zhuǎn)換器ADC809主要特點(diǎn)：分辨率8位；轉(zhuǎn)換時(shí)間100

s；溫度范圍-40～+85℃；可使用單一的+5V電源；可直接與CPU連接；輸出帶鎖存器；邏輯電平與TTL兼容。第82頁，課件共107頁，創(chuàng)作于2023年2月1)電路組成及引腳功能ADC0809有28條引腳。OE第83頁，課件共107頁，創(chuàng)作于2023年2月2)工作原理OE第84頁，課件共107頁，創(chuàng)作于2023年2月3)A/D轉(zhuǎn)換器接口★A/D轉(zhuǎn)換器的接口設(shè)計(jì)?

輸入模擬電壓的連接A／D的輸入模擬電壓單端輸入雙端差動(dòng)輸入正向信號(hào)：把VIN(-)接地，信號(hào)加到VIN(+)端；負(fù)向信號(hào)：把VIN(+)接地，信號(hào)加到VIN(-)端。單端輸入差動(dòng)輸入:模擬信號(hào)加在VIN(-)端和VIN(+)端之間。ADC0804第85頁，課件共107頁，創(chuàng)作于2023年2月ADC0808/0809單端、單極性輸入：VREF(+)=5v,VREF(-)=0v

雙極性輸入：

VREF(+)和VREF(-)接+、-極性參考電源?

數(shù)據(jù)輸出的方式A／D轉(zhuǎn)換器數(shù)據(jù)輸出方式

具有可控的三態(tài)輸出門不帶三態(tài)輸出門，或雖有三態(tài)輸出門，但它不受外部信號(hào)控制。第86頁，課件共107頁，創(chuàng)作于2023年2月?

片選、啟動(dòng)、讀寫信號(hào)的設(shè)置啟動(dòng)轉(zhuǎn)換信號(hào)由CPU發(fā)出，有電平啟動(dòng)和脈沖啟動(dòng)兩種方式。片選、、讀寫信號(hào)一般由3-8譯碼器的通道號(hào)以及微處理器的/IOR、/IOW經(jīng)過適當(dāng)?shù)倪壿嬰娐穪磉B接。?

轉(zhuǎn)換結(jié)束信號(hào)及轉(zhuǎn)換數(shù)據(jù)的讀取CPU讀取轉(zhuǎn)換數(shù)據(jù)程序查詢方式中斷方式延遲程序方式第87頁，課件共107頁，創(chuàng)作于2023年2月★連接方式?

直接連接第88頁，課件共107頁，創(chuàng)作于2023年2月?用8255連接

PA7

┇

PA0/STBAPB0PC68255DB7┇AINACDC

DB0

/DRAD570B//C8086CPUD7│D0?程序查詢方式開始置A口為輸入方式B口為輸出方式送啟動(dòng)脈沖讀入PB0線使A/D復(fù)位讀入數(shù)據(jù)暫停轉(zhuǎn)換結(jié)束嗎？YN第89頁，課件共107頁，創(chuàng)作于2023年2月ADC：MOV DX，0383H MOV AL，0B2H OUT DX，ALMOV AL，40H MOV DX，0382H OUT DX，AL XOR AL，AL OUT DX，AL ADC1：MOV DX，0381H IN AL，DXTEST AL，01H JNZ ADC1 ADC2：IN AL，DX TEST AL，01H JZ ADC2 MOV DX，0382HMOV AL，40H OUT DX，ALMOV DX，0380H IN AL，DXMOV [DATA]，AL HLT 開始置A口為輸入方式B口為輸出方式送啟動(dòng)脈沖讀入PB0線使A/D復(fù)位讀入數(shù)據(jù)暫停轉(zhuǎn)換結(jié)束嗎？YN第90頁，課件共107頁，創(chuàng)作于2023年2月?中斷方式讀取數(shù)據(jù)

PA7

┇┇PA0PB0

/STBA8255DB7┇ADC0809DB0

STARTALEEOC8086CPUD7│D074LS048259INTRAINTRIR3VX第91頁，課件共107頁，創(chuàng)作于2023年2月主程序關(guān)中斷8259初始化8255A，B口初始化開中斷啟動(dòng)A/D執(zhí)行主程序

中斷服務(wù)程序入口保護(hù)現(xiàn)場讀入數(shù)據(jù)恢復(fù)現(xiàn)場返回主程序和中斷服務(wù)程序流程圖第92頁，課件共107頁，創(chuàng)作于2023年2月START：CLI MOV AX，0 MOV ES，AX MOV DI，0BH*4 MOV AX,OFFSETINTRCLD STOSW MOV AX,CS STOSW MOV AL,34H OUT 21H,AL MOV DX,0383H MOV AL,OBOH OUT DX,AL MOV AL,09H OUT DX,ALSTIMOV DX,0381HMOV AL,00HOUT DX,ALHERE：HLT JMP HERE主程序關(guān)中斷8259初始化8255A，B口初始化開中斷啟動(dòng)A/D執(zhí)行主程序第93頁，課件共107頁，創(chuàng)作于2023年2月INTR：PROC NEARPUSH AXPUSH DXPUS