第二章門電路

第二章門電路第1頁，課件共57頁，創(chuàng)作于2023年2月學習要點：

半導體二極管和三極管（包括雙極型和MOS型）的開關(guān)特性分立元件門電路的基本工作原理。CMOS電路的外特性及其應(yīng)用TTL電路的外特性及其應(yīng)用第二章門電路第2頁，課件共57頁，創(chuàng)作于2023年2月獲得高、低電平的基本方法：利用半導體開關(guān)元件的導通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯1和0：電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。概述第3頁，課件共57頁，創(chuàng)作于2023年2月uououi＝0V時，二極管截止，如同開關(guān)斷開，uo＝0V。ui＝5V時，二極管導通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢復(fù)時間限制了二極管的開關(guān)速度。2.1.1、半導體二極管的開關(guān)特性2.1半導體二極管、三極管和MOS管的開關(guān)特性第4頁，課件共57頁，創(chuàng)作于2023年2月②ui=0.3V時，因為uBE<0.5V，iB=0，三極管工作在截止狀態(tài)，ic=0。因為ic=0，所以輸出電壓：①ui=1V時，三極管導通，基極電流：因為0<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=40×0.03=1.2mA，輸出電壓：三極管臨界飽和時的基極電流：uo=uCE=VCC-iCRc=5-1.2×1=3.8Vuo=VCC=5V③ui＝3V時，三極管導通，基極電流：而因為iB>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3V2.1.2、半導體三極管的開關(guān)特性例：第5頁，課件共57頁，創(chuàng)作于2023年2月＋－RbRc+VCCbce＋－截止狀態(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V當輸入為低電平時，三極管工作在截止區(qū)，輸出為高電平當輸入為高電平時，三極管工作在飽和區(qū)，輸出為低電平第6頁，課件共57頁，創(chuàng)作于2023年2月工作原理電路uiuoGDSRD+VDDGDSRD+VDDGDSRD+VDD截止狀態(tài)ui<UTuo=+VDD導通狀態(tài)ui>UTuo≈02.1.3MOS管的開關(guān)特性當輸入為低電平時，MOS管工作在截止區(qū)，輸出為高電平當輸入為高電平時，MOS管工作在可變電阻區(qū)，輸出為低電平第7頁，課件共57頁，創(chuàng)作于2023年2月2.2.1二極管與門和或門Y=AB2.2分立元器件門電路一、二極管與門uA/VuB/VuY/V000.7050.7500.7555ABY000010100111電壓關(guān)系表邏輯真值表第8頁，課件共57頁，創(chuàng)作于2023年2月Y=A+B二、二極管或門電壓關(guān)系表uA/VuB/VuY/V000054.3504.3554.3邏輯真值表ABY000011101111第9頁，課件共57頁，創(chuàng)作于2023年2月①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管導通。基極電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時的基極電流為：2.2.2三極管非門電壓關(guān)系表邏輯真值表一、半導體三極管非門第10頁，課件共57頁，創(chuàng)作于2023年2月①當uA＝0V時，由于uGS＝uA＝0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當uA＝10V時，由于uGS＝uA＝10V，大于開啟電壓UT，所以MOS管導通，且工作在可變電阻區(qū)，導通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。二、MOS三極管非門電壓關(guān)系表邏輯真值表第11頁，課件共57頁，創(chuàng)作于2023年2月2.3.1CMOS反相器（1）uA＝0V時，TN截止，TP導通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時，TN導通，TP截止。輸出電壓uY＝0V。2.3COMS集成門電路一、結(jié)構(gòu)及原理第12頁，課件共57頁，創(chuàng)作于2023年2月二、靜態(tài)特性1、輸入特性：反映iI=f(uI)的曲線，叫做輸入伏安特性曲線簡稱為輸入特性CMOS反相器的輸入特性所反映的實際是輸入保護網(wǎng)絡(luò)的特性輸入特性曲線輸入保護電路第13頁，課件共57頁，創(chuàng)作于2023年2月2、輸出特性：反映uO=f(iO)的曲線，叫做輸出伏安特性曲線簡稱為輸出特性低電平輸出特性輸出低電平隨輸出低電平電流的增加而升高高電平輸出特性輸出高電平隨輸出高電平電流的增加而降低第14頁，課件共57頁，創(chuàng)作于2023年2月3、電壓傳輸特性：反映uO=f(uI)的曲線，叫做電壓傳輸特性電流傳輸特性：反映iD=f(uI)的曲線，叫做電流傳輸特性噪聲容限UN：指uO為規(guī)定值時，允許uI波動的范圍第15頁，課件共57頁，創(chuàng)作于2023年2月交流噪聲容限的大小與噪聲持續(xù)時間及電源電壓等因素有關(guān)三、動態(tài)特性傳輸延遲時間tPHL、tPLH及tpd輸出端狀態(tài)轉(zhuǎn)換時間tTHL及tTLH交流噪聲容限第16頁，課件共57頁，創(chuàng)作于2023年2月瞬時導通電流平均值ITAN對負載電容的充、放電流瞬時導通功耗：PT=VDDITAN充放電平均功耗：PC=CLfV2DD總的動態(tài)功耗PD=PT+PCCMOS反相器工作時的全部功耗PTOT應(yīng)等于動態(tài)功耗PD和靜態(tài)功耗PS之和動態(tài)功耗：由瞬時導通電流及對負載電容的充放電流引起的功耗第17頁，課件共57頁，創(chuàng)作于2023年2月①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。2.3.2CMOS與非門、或非門、與門和或門CMOS與非門第18頁，課件共57頁，創(chuàng)作于2023年2月CMOS或非門①只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。②只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。第19頁，課件共57頁，創(chuàng)作于2023年2月與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門2.3.3CMOS與或非門和異或門第20頁，課件共57頁，創(chuàng)作于2023年2月CMOS異或門第21頁，課件共57頁，創(chuàng)作于2023年2月（1）CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關(guān)斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關(guān)接通一樣，uo＝ui。2.3.4CMOS傳輸門、三態(tài)門和漏極開路門第22頁，課件共57頁，創(chuàng)作于2023年2月（2）CMOSTSL門①E=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時，TP2、TN2均導通，TP1、TN1構(gòu)成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。第23頁，課件共57頁，創(chuàng)作于2023年2月（3）CMOSOD門①輸出MOS管的漏極是開路的，工作時必須外接電源V’DD和電阻。②可以實現(xiàn)線于功能，即可以把幾個OD門的輸出端，用導線連接起來實現(xiàn)與運算。③可以用來實現(xiàn)邏輯電平變換④帶負載能力強。第24頁，課件共57頁，創(chuàng)作于2023年2月4、CMOS改進系列（1）高速CMOS系列（74HC/54HC）（2）Bi-CMOS系列Bi－CMOS反相器從工藝上作了改進兼有CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點輸入為高電平時，T3、T2和T6導通，T1、T4和T5截止，輸出為低電平輸入為低電平時，T1、T4和T5導通，T3、T2和T6截止，輸出為高電平第25頁，課件共57頁，創(chuàng)作于2023年2月Bi－CMOS與非門Bi－CMOS或非門第26頁，課件共57頁，創(chuàng)作于2023年2月（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點2.3.5CMOS數(shù)字電路的特點及使用時的注意事項第27頁，課件共57頁，創(chuàng)作于2023年2月（1）VDD加接電源的正極，VSS接電源負極(通常接地)，電源絕對不允許反接。CC4000系列的電源電壓允許在+3~+18V范圍內(nèi)選擇。實驗一般要求為+5V電源。工作在不同電壓下器件，其輸出阻抗、工作速度和功耗等參數(shù)也會不同，在設(shè)計使用中應(yīng)引起注意。（2）對器件的輸入信號，要求其電壓范圍VSS≤Vi≤VDD。（3）所有輸入端一律不準懸空。輸入端懸空不僅會造成邏輯混亂，且會導致器件損壞。如果安裝在電路板上的器件輸入端有可能出現(xiàn)懸空時(例如，在印刷電路板從插座上拔下后)，必須在電路板的輸入端加接限流電阻RP，和保護電阻R（圖可以參考閻石主編的數(shù)字電子技術(shù)P113）。RP阻值選取通常使輸入電流不超過lmA。故RP=VDD/lmA。當VDD=+5V時，RP≈5.1kΩ。RP一般取l00kΩ~1MΩ。

CMOS電路使用規(guī)則

第28頁，課件共57頁，創(chuàng)作于2023年2月CMOS電路具有很高的輸入阻抗，致使器件易受外界干擾、沖擊和靜電擊穿。因此，通常在器件內(nèi)部輸入端接有二極管保護電路（圖可以參考閻石主編的數(shù)字電子技術(shù)P113，其中R≈1.5~2.5kΩ)。輸入保護網(wǎng)絡(luò)的引入，器件輸入阻抗有一定的下降，但仍能達到108Ω以上。但是，保護電路吸收的瞬變能量有限。太大的瞬變信號和過高的靜電電壓將使保護電路失去作用，因此，在使用與存放時應(yīng)特別注意。。(4)不使用的輸入端應(yīng)按照邏輯要求直接接VDD或VSS，在工作速度不高的電路中，允許輸入端并聯(lián)使用。(5)輸出端不允許直接與VDD或VSS連接，否則會導致器件損壞。除三態(tài)輸出器件外，不允許兩個器件輸出端連接使用。為了增加驅(qū)動能力，允許把同一芯片上電路并聯(lián)使用，此時器件的輸入端與輸出端均對應(yīng)相連。第29頁，課件共57頁，創(chuàng)作于2023年2月(6)在安裝電路、改變電路連線或插拔電路器件時，必須切斷電源。嚴禁帶電操作。(7)焊接、測試和儲存時的注意事項①電路應(yīng)存放在導電的容器內(nèi)。②焊接時必須將電路板的電源切斷，電烙鐵外殼須有良好接地，必要時可以拔下烙鐵電源，利用余熱進行焊接。③所有測試儀器外殼必須良好接地。④若信號源與電路板使用兩組電源供電，開機時，先接通電路板電源，再接通信號源電源，關(guān)機時，先斷開信號源電路，再斷開電路板電源。第30頁，課件共57頁，創(chuàng)作于2023年2月2.4.1

TTL反相器一、結(jié)構(gòu)及工作原理2.4TTL集成門電路結(jié)構(gòu)第31頁，課件共57頁，創(chuàng)作于2023年2月0.3V1.0V3.6VT2，T5截止輸入端輸入低電平T4，D3導通原理第32頁，課件共57頁，創(chuàng)作于2023年2月2.1VT2飽和T5深度飽和0.7V1.0VD3，T4截止0.3V輸入端輸入高電平3.6V第33頁，課件共57頁，創(chuàng)作于2023年2月功能表真值表邏輯表達式輸入為低，輸出為高；輸入為高，輸出為低。第34頁，課件共57頁，創(chuàng)作于2023年2月TTL反相器的輸入端等效電路TTL反相器的輸入特性輸入低電平電流IIL輸入高電平電流IIH輸入特性

一般輸入低電平電流約為-1mA，輸入端的高電平電流在40μA以下。

輸入短路電流IIS是輸入電壓為0時的輸入電流。在數(shù)值上略大于低電平輸入電流IIL，但在近似分析時常用IIS代替IIL。

二、靜態(tài)特性第35頁，課件共57頁，創(chuàng)作于2023年2月接入輸入端負載電阻會使輸入低電平增加,開門電阻2.5k,，關(guān)門電阻0.7k輸入端負載特性：反映接在反相器輸入端電阻R兩端的電壓和R阻值之間關(guān)系的曲線輸入端經(jīng)電阻接地時的等效電路TTL反相器輸入端負載特性第36頁，課件共57頁，創(chuàng)作于2023年2月

反相器高電平輸出等效電路TTL反相器的高電平輸出特性隨著負載增多，輸出電流增大。輸出高電平降低，功耗增大。一般要求IOH≤0.4mA輸出特性高電平輸出特性第37頁，課件共57頁，創(chuàng)作于2023年2月

反相器低電平輸出等效電路TTL反相器的低電平輸出特性隨著負載增多，輸出電流增大。輸出低電平升高。在要求VOL≤0.2V時，IOL≤16mA。低電平輸出特性第38頁，課件共57頁，創(chuàng)作于2023年2月電壓傳輸特性①輸出高電平VOH典型值：3.6VVOH(min）=2.4V②輸出低電平VOL典型值：0.3VVOL(max）=0.4V③：輸入高電平VIHVIH(min)=VON

=2.0V④輸入低電平VIL開門電平VON保證輸出為低電平的最小輸入高電平VIL(max)=VOFF=0.8V關(guān)門電平VOFF保證輸出為高電平的最大輸入低電平

第39頁，課件共57頁，創(chuàng)作于2023年2月VNH=VOH(min)

–

VON

VNL=VOFF–

VOL(max)

應(yīng)用：輸入端噪聲容限輸入端噪聲容限：在保證輸出高、低電平變化的大小不超過允許限度的條件下，輸入電平允許的波動范圍VOH(min）=2.4V例：74系列門電路的標準參數(shù)為VOL(max）=0.4VVIH(min)=VON

=2.0VVIL(max)=VOFF=0.8V所以輸入高低電平允許的波動范圍為：VNH=VOH(min）–VON=2.4

–

2.0=0.4VVNL=VOFF–VOL(max）

=0.8

–

0.4=0.4V第40頁，課件共57頁，創(chuàng)作于2023年2月1、平均傳輸延遲時間tPdtPHL輸出由高電平變?yōu)榈碗娖綍r的延遲時間tPLH輸出由低電平變?yōu)楦唠娖綍r的延遲時間tPd=(tPHL+tPLH)/2三、TTL反相器的動態(tài)特性2、交流噪聲容限：是指門電路對窄脈沖的噪聲容限。交流噪聲容限高與直流噪聲容限。對TTL門電路當輸入脈沖寬度達到微妙數(shù)量級時，應(yīng)將輸入信號按直流處理第41頁，課件共57頁，創(chuàng)作于2023年2月3、功耗PCC=VCC×ICC靜態(tài)電流ICC在輸出電平不同時大小不同ICCL：輸出為低電平時電源電流ICCH輸出為高電平時電源電流

空載導通功耗PON輸出為低電平時的功耗：PON=VCC×ICCL空載截止功耗POFF輸出為高電平時的功耗：POFF=VCC×ICCHPON>POFF第42頁，課件共57頁，創(chuàng)作于2023年2月動態(tài)電源尖峰電流ICCM

電源電流平均值的計算：第43頁，課件共57頁，創(chuàng)作于2023年2月①A=0或B=0時，T2、T5截止，T3、T4導通，Y=1。②A和B都為1時，T2、T5導通，T3、T4截止，Y=0。TTL與非門2.4.2

TTL與非門、或非門、與或非門、與門、或門及異或門第44頁，課件共57頁，創(chuàng)作于2023年2月74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。第45頁，課件共57頁，創(chuàng)作于2023年2月①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導通，輸出為高電平，即Y＝1。TTL或非門第46頁，課件共57頁，創(chuàng)作于2023年2月①A和B都為高電平（T2導通）、或C和D都為高電平（T‘2導通）時，T5飽和導通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時截止）時，T5截止、T4飽和導通，輸出Y=1。TTL與或非門第47頁，課件共57頁，創(chuàng)作于2023年2月？2.4.3

TTLOC門及TS門第48頁，課件共57頁，創(chuàng)作于2023年2月問題的提出：為解決一般TTL與非門不能線與而設(shè)計的。①A、B不全為1時，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時，uB1=2.1V，T2、T3飽和導通，Y=0。（1）OC門第49頁，課件共57頁，創(chuàng)作于2023年2月OC門負載電阻的計算方法輸出為高電平時輸出為低電平時注意：這里m為負載輸入管腳的總數(shù)，m’為負載門的個數(shù)第50頁，課件共57頁，創(chuàng)作于2023年2月例：OC門負載電阻的計算圖中G1、G2為OC門，輸出管截止時的漏電流為IOH=200μA，輸出管導通時允許的最大負載電流為ILM=16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流為IIL=1mA，高電平輸入電流為IIH=40μA。V‘CC=5V，要求OC門輸出的高電平VOH≥3.0V，低電平VOL≤0.4V。選定合適的負載電阻。解：OC門的個數(shù)n=2，負載門的輸入端m=9，負載門個數(shù)為m’=3可選2k或者1k的負載電阻第51頁，課件共57頁，創(chuàng)作于2023年2月①E＝0時，二極管D導通，T1基極和T3基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時Y＝1，為高電平；A＝1時Y＝0，為低電平。（2）TS門第52頁，課件共57頁，創(chuàng)作于2023年2月TSL門的應(yīng)用：③構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。①作多路開關(guān)：②信號雙向傳輸?shù)?3頁，課件共57頁，創(chuàng)作于2023年2月（1）電源電壓VCC=+5V±10%。超過這個范圍將損壞器件或功能不正常。TTL電路存在電源尖峰電流，必須重視電路的濾波。要求除了在電源輸入端接有50μf電容的低頻濾波外，每隔5-10個集成電路，還應(yīng)接入一個0.01~0.lμf的高頻濾波電容。在使用中規(guī)模以上集成電路時和在高速電路中，還應(yīng)適當增加高頻濾波。(2)不使用的輸入端處理辦法(以與非門電路為例)①若電源電壓不超過5.5V，可以直接接入VCC，也可以串入一只1~10kΩ的電阻，或者接2.4~