基于nios嵌入式軟核錄像機設(shè)計

NIOS(SOPC)的嵌入式處理器受到越來越多的關(guān)注。特別是Altera公司推出的NIOS嵌入式處理器軟核,通過軟件編程的方法可靈活地實現(xiàn)嵌入式處理器的功能,調(diào)試功能,因此便于系統(tǒng)的設(shè)計和調(diào)試.本文以硬盤錄像機為例,研究了NIOS對外部接口設(shè)備進行控制的方法,其中包括I2CIDENIOSNIOS1NIOSSOPC顯然是要占用額外的硬件資源,但是,編寫軟件較為容易,系統(tǒng)工作速度不受影響;反之,用軟件方式實現(xiàn),可以不增加硬件邏輯,但是動態(tài)掃描需要占用下,軟件實現(xiàn)是被優(yōu)先考慮的。整個嵌入式系統(tǒng)的硬件已經(jīng)固定,難以更改(如PC104的開發(fā))。因而,通常的PCB由于NIOSCPU,它的外設(shè)是可選的IP以可以根據(jù)系統(tǒng)設(shè)計要求,通過SOPCBuilder向?qū)降慕缑娑ㄖ撇眉暨m當?shù)腘IOS的硬件設(shè)計流程就是定制合適的CPU和外設(shè),在SOPCBuilder和QuartusIINIOSCPU使用AlteraIPCoreNIOSIPCore,VHDL、Verilog件開發(fā)包)。這是由于在硬件開發(fā)中的NIOSCPU的,存儲器、外設(shè)地址的映射等各不相同,需要的SDK也應(yīng)是專有的。SOPCBuilderSDKSDK基礎(chǔ)上,開發(fā)者可以進入軟因此受到硬件的局限會小一些。開發(fā)者可以使用匯編語言、CC++語言來進行嵌入式程序設(shè)計,使用GNU工具或其他第三方工具進行程序的編譯連接以及調(diào)CMOSI2CITU-RBT.601度信號和兩個色差信號分別編碼,對不同制式信號采用單一的取樣頻率,而且和任何模擬系統(tǒng)的彩色副載波頻率無關(guān),因此在分量系統(tǒng)中不再包含任何副載帶寬遠比亮度信號的帶寬窄,因而對色度信號U和V的取樣率較Y減半,為點。對每個分量的取樣點進行均勻量化。對每個取樣進行8位的PCM編碼。本系統(tǒng)采用硬件壓縮方式完成視頻圖像的JPEG中使用Motion-JPEG(MJPEG)技術(shù),MJPEG壓縮芯片將A/D轉(zhuǎn)換芯片輸入的YUV格式的數(shù)據(jù)進行MJPEG格式的壓縮。MJPEG由JPEG圖像連接組成,相對JPEG圖像,每幅都有自己的量化表和Huffman碼表。進行壓縮,僅當數(shù)據(jù)發(fā)生丟失時才需要重新載入量化表和Huffman碼表。這一給數(shù)據(jù)的管理和回放帶來了方便。本系統(tǒng)是使用ZoranMJPEG解壓縮芯片ZR36060來完成圖像的JPEG壓縮的。為了解決大量的圖像數(shù)據(jù)問題,本系統(tǒng)采用IDE(電子集成驅(qū)動器)接口的系統(tǒng)使用了IDE硬盤的PIO控制方式。由于采用了NIOS處理器,因此可以不Altera公司的Cyclone系列的EP1C6來完成CPU的設(shè)計;使用FlashROMAM29LV065DUSRAMCY7C1041CV33據(jù)的緩存;FPGAAS配置芯片為EPCS4。SAA7113I2C的硬盤需要IDENIOS這時只要設(shè)置GPIOGPIOI2CIDEGPIOMJPEG源要求,本系統(tǒng)在FPGA內(nèi)部設(shè)計的模塊如圖2所示。FPGA內(nèi)部模塊的核心模塊是NIOS處理器的核,其次是用來控制系統(tǒng)時12。為了完成對SAA7113ZR36060成各模塊之間連接的。整個系統(tǒng)的調(diào)試工作通過JTAG程序通過JTAG接口下載到FPGA息顯示到PC機上。參數(shù)進行設(shè)置,從而完成對SAA