3.4 模型機CPU-1、2-指令與數(shù)據(jù)通路

3.4模型機CPU設計（簡易的16位CPU）1/39CPU設計步驟擬定指令系統(tǒng)確定總體結構安排時序擬定指令流程和微命令序列。形成控制邏輯格式、尋址方式、指令類型設置寄存器、ALU、數(shù)據(jù)通路設置畫流程圖(寄存器傳送級)列操作時間表組合邏輯：列邏輯式，形成邏輯電路微程序：按微指令格式編寫微程序2/393.4.1

指令系統(tǒng)的設計1.模型機的指令格式指令字長16位，采用寄存器型尋址，指令中給出寄存器號。（主存容量為64K×16位）結合高級語言，考慮CPU應該有哪些基本類型的指令？？3/39雙地址指令格式：4336操作碼

目的Rj尋址DA

源Ri尋址SA目的地址源地址單地址指令格式：操作碼目的Rj尋址DA未使用15~1211~98~65~32~0目的地址轉移指令格式：15~12

11~9

8~6

5

4

3

2

1

0轉移地址轉移條件操作碼目的Rj尋址JA

標志

N′

Z′

V′

C′4/39CPU可編程訪問的寄存器：尋址方式編碼助記符定義2.尋址方式寄存器尋址R、指令計數(shù)器PC、堆棧指針SP、程序狀態(tài)字PSW000R（R）為操作數(shù)寄存器間址001（R）（R）為操作數(shù)地址自減型寄存器間址010-(R)-(SP)(R)-1為操作數(shù)地址(SP)-1為棧頂?shù)刂?表3-4)5/39尋址方式編碼助記符定義101(PC)+(R)+d為有效地址（R）為操作數(shù)地址，立即/自增型寄存器間址011(R)+訪問后(R)+1(SP)+(SP)為棧頂?shù)刂?，出棧?SP)+1(PC)為立即數(shù)地址，取數(shù)后(PC)+1變址/相對尋址X(R)X(PC)(PC)+d為有效地址跳步110SKP跳過下條指令執(zhí)行6/39操作碼助記符含義3.目標指令集用于數(shù)傳、堆棧、I/O操作0000MOV傳送0010ADD加0110EOR異或雙操作數(shù)指令1100COM求反1011SR右移單操作數(shù)指令1110JMP/RST轉移/返回1111JSR轉子（調(diào)用子程序）(表3-5)7/3900000

543210轉移地址無條件轉JMP寄尋方式

N′Z′V′C′00001

無進位轉(C=0)00010

無溢出轉(V=0)00100

數(shù)非零轉(Z=0)0

1000

數(shù)為正轉(N=0)1000

1

有進位轉(C=1)1

001

0

有溢出轉(V=1)101

00

數(shù)為零轉(Z=1)1

1

000

數(shù)為負轉(N=1)條件滿足，轉向轉移地址；否則順序執(zhí)行。8/39隱含約定：轉子時返回地址壓棧保存程序入口地址RSTSP（SP）+JSR寄尋方式

N′Z′V′C′5432109/393.4.2部件與與數(shù)據(jù)通路1.部件設置

可編程寄存器（16位）通用寄存器：R0(000)、R1(001)R2(010)、R3(011)PC(111)4

3

2

10允許中斷的標志位

（可擴展）INZVC堆棧指針：SP(100)指令計數(shù)器：程序狀態(tài)字：PSW(101)（1）寄存器10/39暫存器C

非編程寄存器（16位）:暫存來自主存的源地址或源數(shù)據(jù)。暫存器D:暫存來自主存的目的地址或目的數(shù)。指令寄存器IR地址寄存器MAR數(shù)據(jù)寄存器MDR:存放現(xiàn)行指令。實現(xiàn)CPU與主存的接口11/39SN741814片SN741821片(2)運算部件設置ALU選擇數(shù)據(jù)來源選擇器A選擇器B移位器:實現(xiàn)直送、左移、右移、字節(jié)交換（16位）12/392.總線與數(shù)據(jù)通路結構為了使數(shù)據(jù)傳送控制簡單、集中，采用以ALU為中心的總線結構。（1）組成包括四個部分：ALU部件；寄存器組；存儲器；控制系統(tǒng)；13/39R0~R3R0~R3CDCDSPPCMDR、SP、PCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯（2）特點ALU為內(nèi)部數(shù)據(jù)傳送通路的中心；分立寄存器內(nèi)總線采用單向數(shù)據(jù)總線(20位)；I/O請求clock圖3-43204C014/39與系統(tǒng)總線的連接通過MAR、MDR實現(xiàn)。MDR輸入輸出至DB輸出至ALU的B門輸出從內(nèi)總線輸入從DB輸入(打入)(置入)R0~R3R0~R3CDCDSPPCMDR/SP/PCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C015/393.各類信息傳送途徑M（1）指令信息置入DBIRR0~R3R0~R3CDCDSPPCMDR/SP/PCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C016/391）指令地址2）指令地址加1PC打入AALU移內(nèi)MARPCAALU移內(nèi)PCC0打入（2）地址信息R0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C017/393）轉移地址寄存器尋址：R0打入BALU移內(nèi)PC寄存器間址：R0打入BALU移內(nèi)MARABMDB置入MDRB移、內(nèi)PCALUR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C018/394）操作數(shù)地址寄存器間址：R0打入BALU移內(nèi)MARR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C019/39變址/基址：R0PCAALU移內(nèi)MARABMDB移內(nèi)CMMDRBALUALUCAB移內(nèi)MARR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C020/39（3）數(shù)據(jù)信息1）RR：R0打入BALU移內(nèi)R1DBMDBMDRB移、內(nèi)R2ALU2）RM：R0打入BALU內(nèi)MDR3）MR：MR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C021/394）MM：M(源)R0MDRDB內(nèi)I/OALU5）RI/O：打入DBMDR內(nèi)CALU(計算目的地址)DBMCALU內(nèi)MDR(目的)R0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C022/39DBDBDMA方式：I/O6）I/OR打入I/OMDR內(nèi)R0ALU7）I/OMMR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock圖3-43C023/39思考題：ADD(R2),X(PC)該指令實現(xiàn)按既定尋址方式分別確定加數(shù)和被加數(shù)，并將結果保存于目的地址指定的單元，請分析其涉及到的信息傳送通路。（1）指令信息的傳送路徑？（2）地址信息的傳送路徑？（3）數(shù)據(jù)信息的傳送路徑？24/393.4.3指令流程與微命令R0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1MI/OCB內(nèi)總線CR3DMARMDRIRPCSPPSWABDB控制邏輯I/O請求clock1、數(shù)據(jù)通路中的微命令25/39(1)通路選擇ALU功能：A/B選擇器：移位選擇：結果分配：R0~3/C/D/SP/CP→AR0~3/C/D/SP/PC/MDR→BS3S2S1S0、M、CI直傳DM、左移SL、右移SR、節(jié)交換EXCPR0~3

/

CPC

/

CPD

/

CPSP

/

CPPC

/

CPMDR

/

CPMAR/CPPSWR0~R3R0~R3CDCDSPPCMDR

SPPCA移位器BALUR2R0R1內(nèi)總線CR3DMARMDRPCSP圖3-43PSW26/39MCBMARMDRABDB控制邏輯I/O請求clockEMARSMDRRWEMDRIRSIR(2)訪存操作地址使能EMAR0:MAR與地址線斷開1：MAR輸出到地址線數(shù)據(jù)使能EMDR0:MDR與數(shù)據(jù)線斷開1：MDR輸出到數(shù)據(jù)線主存讀寫模式R/W0/0:主存禁用0/1：寫模式1/0：讀模式從數(shù)據(jù)總線置入：SMDR=1,DB→MDR;SIR=1,DB→IR27/39(3)I/O操作與PSW:時鐘信號CPPSW01:1→PSW[4]邊沿驅動iDB[19:16]→PSW[3:0]MCBABDB控制邏輯I/O請求clockRWPSWST置入信號ST10:0→PSW[4]CPPSWiDB[19:16]自動驅動。28/392、指令流程及微命令根據(jù)目標指令集和I/O請求，設計處理流程（1）各指令的公共操作FT：PC+1PCMIR（2）對應微命令電位型微命令脈沖型微命令MIREMAR,R,SIRPC+1PCPCA,A+1,DMCPPC其中“A+1”對應SM=10010,C0=1（暫不考慮時序信號）29/39操作時間表中各微命令的含義:

控制訪存操作的微命令EMAR,R/W,SIR,…(2)控制CPU內(nèi)部數(shù)據(jù)通路操作微命令PCA,S3S2S1S0MC0,DM,CPPC,…(3)控制時序切換的微命令需要結合控制系統(tǒng)才能表述。30/39（2）傳送指令FT0：MIR，1）流程圖例1：MOVR0，R1；源數(shù)ET0：R1R0PCMARET1：例2：MOV(R0),(R1)；FT0：MIR，PC+1PCST0：R1MARST1：MMDRCDT0：R0MAR目的地址ET0：CMDRET1：MDRMET2：PCMARPC+1PC31/39形式地址取源操作數(shù)，暫存于C，需5步。PC+1PCST0：PCMARDT1：MMDRCDT0：CMDR源數(shù)ET0：C+R1MARET1：MDRMET2：PCMARPC+1PC例3：MOVX(R0),X(R1)；FT0：MIRMMDRCST1：ST2：ST3：ST4：PCMARMMDRD形地PC+1PCDT2：DT3：D+R0MAR目的地址取目的地址，暫存于MAR，需4步。源數(shù)送存儲器，需3步。32/39FT0：MIR2）操作時間表例：MOV(R1)，(SP)+；SPMARMMDRCPC+1PCCPPCST0：SP+1SPEMARRSMDRMDRB輸出BDMCPCSPAA+1DMCPSPEMARPCAA+1RSIRDMDMCPMAR輸出ASPAST1：ST2：33/39ET1：MDRMPCMARET2：EMAR、W（EMDR）DMCPMAR輸出APCADT0：R1MARDMCPMAR輸出AR1AET0：CMDRCB輸出BDMCPMDR34/39（3）雙操作數(shù)指令取目的數(shù)，暫存于D。例：ADDX(R1),(PC)+；FT0：MIR，PC+1PC立即數(shù)ST0：PCMARST1：MMDRCST2：PC+1PCDT0：PCMARDT1：MMDRDDT2：PC+1PC形式地址DT3：D+R1MARDT4：MMDRD目的數(shù)ET0：C+DMDRET1：MDRMET2：PCMAR35/39（4）單操作數(shù)指令FT0：MIR，例