計(jì)算機(jī)組成原理-2007A

吉林大學(xué)軟件學(xué)院2007級(jí)本科《計(jì)算機(jī)組成原理》試題（A）注：請(qǐng)將答案一律寫在答題紙上，寫明題號(hào)，不必抄題，字跡工整、清晰；請(qǐng)?jiān)诖痤}紙和試題紙上都寫上你的班級(jí)、學(xué)號(hào)和姓名，交卷時(shí)請(qǐng)將試題紙與答題之一并交上來，否則后果自負(fù)。一、填空（20分，每空1分）完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 （1） 和（2）。計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)包括 （3） 、 （4） 、和 （5） 。一個(gè)總線傳輸周期通常包括四個(gè)階段，它們分別是：申請(qǐng)分配階段、（6）、 ⑺ 和結(jié)束階段?？偩€的判優(yōu)控制可分為（8）式和（9）式兩種。其中，在計(jì)數(shù)器定時(shí)杳詢方式下，采用（10）計(jì)數(shù)方式，可使每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。CACHE寫策略中，最簡(jiǎn)單的技術(shù)是仃1），其缺點(diǎn)是產(chǎn)生了大量的存儲(chǔ)信息量；另一種技術(shù)為（12—,但其缺點(diǎn)是部分存儲(chǔ)器是無效的。若使用漢明糾錯(cuò)碼（HammingCode）來確定512位數(shù)據(jù)字中單個(gè)錯(cuò)誤，則需要—（13 校驗(yàn)位。RISC指令系統(tǒng)的最大特點(diǎn)是指令條數(shù)少， 仃4） 固定；指令格式種類少；只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器、其余指令的操作都在仃5）之間進(jìn)行。DMA的數(shù)據(jù)傳送過程分為預(yù)處理、 仃6）和 仃7）三個(gè)階段。通?？刂破鞯脑O(shè)計(jì)可分為仃8）和仃9）兩大類，相對(duì)應(yīng)的控制器結(jié)構(gòu)就有硬連線邏輯式和存儲(chǔ)邏輯式，前者采用的核心器件是（20），后者采用的核心器件是ROM。二、選擇題（共15題，每題1分，共15分）1.存儲(chǔ)單兀是指（ ）A.存放一個(gè)字節(jié)的所有存儲(chǔ)兀集合B.存放一個(gè)存儲(chǔ)字的所有存儲(chǔ)兀集合C.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)兀集合D.存放一條指令的存儲(chǔ)兀集合2.總線的異步通信方式（ ）A.不采用時(shí)鐘信號(hào)，只采用握手信號(hào)B.既采用時(shí)鐘信號(hào)，又采用握手信號(hào)C.只采用時(shí)鐘信號(hào)，不采用握手信號(hào)D.既不米用時(shí)鐘信號(hào)，又不米用握手信號(hào)3.微型計(jì)算機(jī)中控制總線提供的完整信息是（)A.存儲(chǔ)器和I/O設(shè)備的地址碼B.來自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào)C.所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)和控制信號(hào) D.上述各項(xiàng)E.上述B、C兩項(xiàng) F.上述A、B兩項(xiàng)三種集中式總線控制中，（ ）方式響應(yīng)時(shí)間最快，（ ）方式對(duì)電路最敏感。鏈?zhǔn)讲樵?B.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求TOC\o"1-5"\h\z存取周期是指（ ）A.存儲(chǔ)器進(jìn)行連續(xù)讀操作允許的最短間隔時(shí)間B.存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間C.存儲(chǔ)器的寫入時(shí)間 D.存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮髟试S的最短間隔時(shí)間若主存每個(gè)存儲(chǔ)單元為16位，則（ ）。A.其地址線為16根 B.該機(jī)器字長為16位C.其地址線數(shù)與16無關(guān) D.其地址線數(shù)與16有關(guān)采用八體并行低位交叉存儲(chǔ)器，設(shè)每個(gè)體的存儲(chǔ)容量為32KX16位，存取周期為400ns,在下述說法中正確的是（ ）。在400ns內(nèi)，存儲(chǔ)器可向CPU提供27位二進(jìn)制信息。在100ns內(nèi)，存儲(chǔ)器可向CPU提供27位二進(jìn)制信息。在400ns內(nèi)，存儲(chǔ)器可向CPU提供28位二進(jìn)制信息。在100ns內(nèi)，存儲(chǔ)器可向CPU提供28位二進(jìn)制信息。在程序的執(zhí)行過程中，Cache與主存的地址映射是由（ ）。A.操作系統(tǒng)來管理的 B.程序員調(diào)度的C.由硬件自動(dòng)完成的 D.既可能是操作系統(tǒng)來管理，也可能是由硬件自動(dòng)完成的采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用（ ）的時(shí)間。A.一個(gè)指令周期 B.一個(gè)機(jī)器周期C.一個(gè)存儲(chǔ)周期 D.—個(gè)時(shí)鐘周期以下敘述，（ ）是錯(cuò)誤的。一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷比其級(jí)別低的另一個(gè)中斷處理程序的執(zhí)行。DMA和CPU必須分時(shí)使用總線。DMA的數(shù)據(jù)傳送不需CPU控制。CPU通過執(zhí)行I/O指令來啟動(dòng)通道。設(shè)寄存器內(nèi)容為10000000，若它等于0,則為（ ）。A.原碼 B.補(bǔ)碼C.反碼 D.移碼在中斷周期中，由（ ）將允許中斷觸發(fā)器置“0”A.關(guān)中斷指令 B.中斷隱指令C.開中斷指令 D.硬件自動(dòng)完成超標(biāo)量流水技術(shù)是（ ）?？s短原來流水線的處理器周期在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令把指令的處理過程盡可能地細(xì)分，以達(dá)到更高的效率中斷周期之前是（ ），中斷周期之后是（ ）。A.取指周期 執(zhí)行周期 B.執(zhí)行周期 取指周期C.間指周期 執(zhí)行周期 D.取指周期 執(zhí)行周期三、簡(jiǎn)答題（共5題，每題5分，共25分）說明浮點(diǎn)加、減法運(yùn)算的基本步驟。請(qǐng)寫出五種尋址方式，并寫出這五種尋址方式計(jì)算有效地址的表達(dá)式。已知收到的海明碼為0100111（按配偶原則配置），試問欲傳送的信息是什么？解釋周期挪用方式（DMA與主存交換數(shù)據(jù)的一種方法），分析周期挪用可能會(huì)出現(xiàn)的幾種情況。簡(jiǎn)述中斷處理過程（設(shè)備級(jí)與處理機(jī)級(jí)）。四、計(jì)算題（共4題，40分）1.設(shè)CPU內(nèi)部結(jié)構(gòu)如下圖所示，且PC有自動(dòng)加1功能。圖中W是寫控制標(biāo)志，R是讀控制標(biāo)志，R1和R2是暫存器。此外還有B、C、D、E、H、L六個(gè)寄存器（圖中未畫出），它們各自的輸入端和輸出端都與內(nèi)部總線Bus相連，并分別受控制信號(hào)控制。要求寫出下列指令組合邏輯控制單元所發(fā)出的微操作命令及節(jié)拍安排（包括取指周期）。ADDB,C；(B)+(C)-BSUBE,@H；(E)+((H))-E寄存器間接尋址 (10分)設(shè)某計(jì)算機(jī)主存容量為16MB,Cache的容量為16KB。每字塊有8個(gè)字，每個(gè)字32位。設(shè)計(jì)一個(gè)四路組相聯(lián)映像（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織，要求： （10分）畫出主存地址字段中各段的位數(shù)。設(shè)Cache初態(tài)為空，CPU依次從主存第0、1、2、…、99號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)此次序讀8次，問命中率是多少？若Cache的速度是主存速度的6倍，試問有Cache是無Cache速度的多少倍？設(shè)x=-0.1011,y=0.1101,計(jì)算】x/y］補(bǔ)（用補(bǔ)碼除法中的加減交替法計(jì)算） （10分）某計(jì)算機(jī)指令長度為16位，存儲(chǔ)器直接尋址空間為128字，變址時(shí)位移量為一64?+63,8個(gè)通用寄存器