版圖設(shè)計中的設(shè)計規(guī)則

設(shè)計規(guī)則由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進(jìn)而版圖的設(shè)計必須遵守特定的規(guī)則。這些規(guī)則是各集成電路制造廠家根據(jù)本身的工藝特點和技術(shù)水平而制定的。因此不同的工藝，就有不同的設(shè)計規(guī)則。1《集成電路設(shè)計基礎(chǔ)》廠家提供設(shè)計規(guī)則設(shè)計者只能根據(jù)廠家提供的設(shè)計規(guī)則進(jìn)行版圖設(shè)計。嚴(yán)格遵守設(shè)計規(guī)則可以極大地避免由于短路、斷路造成的電路失效和容差以及寄生效應(yīng)引起的性能劣化。

2《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則版圖幾何設(shè)計規(guī)則可看作是對光刻掩模版制備要求。光刻掩模版是用來制造集成電路的。這些規(guī)則在生產(chǎn)階段中為電路的設(shè)計師和工藝工程師提供了一種必要的信息聯(lián)系。

3《集成電路設(shè)計基礎(chǔ)》設(shè)計規(guī)則與性能和成品率之間的關(guān)系一般來講，設(shè)計規(guī)則反映了性能和成品率之間可能的最好的折衷。規(guī)則越保守，能工作的電路就越多(即成品率越高)。規(guī)則越富有進(jìn)取性，則電路性能改進(jìn)的可能性也越大，這種改進(jìn)可能是以犧牲成品率為代價的。

4《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則?從設(shè)計的觀點出發(fā)，設(shè)計規(guī)則可以分為三部分：（1）決定幾何特征和圖形的幾何規(guī)定。這些規(guī)定保證各個圖形彼此之間具有正確的關(guān)系。5《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則（2）確定掩模制備和芯片制造中都需要的一組基本圖形部件的強制性要求。（3）定義設(shè)計人員設(shè)計時所用的電參數(shù)的范圍。6《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則?有幾種方法可以用來描述設(shè)計規(guī)則。其中包括：

＊以微米分辨率來規(guī)定的微米規(guī)則

＊以特征尺寸為基準(zhǔn)的λ規(guī)則

7《集成電路設(shè)計基礎(chǔ)》

以為單位也叫做“規(guī)整格式”：把大多數(shù)尺寸（覆蓋，出頭等等）約定為

的倍數(shù)

與工藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準(zhǔn)偏差，一般等于柵長度的一半。優(yōu)點：版圖設(shè)計獨立于工藝和實際尺寸

以微米為單位也叫做“自由格式”：每個尺寸之間沒有必然的比例關(guān)系，提高每一尺寸的合理度；簡化度不高。目前一般雙極集成電路的研制和生產(chǎn)，通常采用這類設(shè)計規(guī)則。在這類規(guī)則中，每個被規(guī)定的尺寸之間，沒有必然的比例關(guān)系。這種方法的好處是各尺寸可相對獨立地選擇，可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設(shè)計級別，就要有一整套數(shù)字，而不能按比例放大、縮小。8《集成電路設(shè)計基礎(chǔ)》

設(shè)計規(guī)則或規(guī)整格式設(shè)計規(guī)則

70年代末，Meed和Conway倡導(dǎo)以無量綱的“

”為單位表示所有的幾何尺寸限制，把大多數(shù)尺寸（覆蓋，出頭等等）約定為

的倍數(shù)。通常

取柵長度L的一半，又稱等比例設(shè)計規(guī)則。由于其規(guī)則簡單，主要適合于芯片設(shè)計新手使用，或不要求芯片面積最小，電路特性最佳的應(yīng)用場合。在這類規(guī)則中，把絕大多數(shù)尺寸規(guī)定為某一特征尺寸“

”的某個倍數(shù)。與工藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準(zhǔn)偏差。優(yōu)點：版圖設(shè)計獨立于工藝和實際尺寸。9《集成電路設(shè)計基礎(chǔ)》

設(shè)計規(guī)則的表示方法

以為單位也叫做“規(guī)整格式”：把大多數(shù)尺寸（覆蓋，出頭等等）約定為

的倍數(shù)

與工藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準(zhǔn)偏差，一般等于柵長度的一半。優(yōu)點：版圖設(shè)計獨立于工藝和實際尺寸

以微米為單位也叫做“自由格式”：每個尺寸之間沒有必然的比例關(guān)系，提高每一尺寸的合理度；簡化度不高。目前一般雙極集成電路的研制和生產(chǎn)，通常采用這類設(shè)計規(guī)則。在這類規(guī)則中，每個被規(guī)定的尺寸之間，沒有必然的比例關(guān)系。這種方法的好處是各尺寸可相對獨立地選擇，可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設(shè)計級別，就要有一整套數(shù)字，而不能按比例放大、縮小。10《集成電路設(shè)計基礎(chǔ)》

1.

設(shè)計規(guī)則或規(guī)整格式設(shè)計規(guī)則

70年代末，Meed和Conway倡導(dǎo)以無量綱的“

”為單位表示所有的幾何尺寸限制，把大多數(shù)尺寸（覆蓋，出頭等等）約定為

的倍數(shù)。通常

取柵長度L的一半，又稱等比例設(shè)計規(guī)則。由于其規(guī)則簡單，主要適合于芯片設(shè)計新手使用，或不要求芯片面積最小，電路特性最佳的應(yīng)用場合。在這類規(guī)則中，把絕大多數(shù)尺寸規(guī)定為某一特征尺寸“

”的某個倍數(shù)。與工藝線所具有的工藝分辨率有關(guān)，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準(zhǔn)偏差。優(yōu)點：版圖設(shè)計獨立于工藝和實際尺寸。11《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則層次

人們把設(shè)計過程抽象成若干易于處理的概念性版圖層次，這些層次代表線路轉(zhuǎn)換成硅芯片時所必需的掩模圖形。

下面以某種N阱的硅柵工藝為例分別介紹層次的概念。12《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則層次表示

含義

標(biāo)示圖

NWELL

N阱層

Locos

N+或P+有源區(qū)層

Poly

多晶硅層

Contact

接觸孔層

Metal

金屬層

Pad

焊盤鈍化層

NWELL硅柵的層次標(biāo)示

13《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則NWELL層相關(guān)的設(shè)計規(guī)則

編號描述尺寸目的與作用1.1N阱最小寬度10.0保證光刻精度和器件尺寸1.2N阱最小間距10.0防止不同電位阱間干擾1.3N阱內(nèi)N阱覆蓋P+2.0保證N阱四周的場注N區(qū)環(huán)的尺寸1.4N阱外N阱到N+距離8.0減少閂鎖效應(yīng)14《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則N阱設(shè)計規(guī)則示意圖

15《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則

P+、N+有源區(qū)相關(guān)的設(shè)計規(guī)則列表

編號描述尺寸目的與作用2.1P+、N+有源區(qū)寬度3.5保證器件尺寸，減少窄溝道效應(yīng)2.2P+、N+有源區(qū)間距3.5減少寄生效應(yīng)16《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則P+、N+有源區(qū)設(shè)計規(guī)則示意圖

17《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Poly相關(guān)的設(shè)計規(guī)則列表

編號描述尺寸目的與作用3.1多晶硅最小寬度3.0保證多晶硅線的必要電導(dǎo)3.2多晶硅間距2.0防止多晶硅聯(lián)條3.3與有源區(qū)最小外間距1.0保證溝道區(qū)尺寸3.4多晶硅伸出有源區(qū)1.5保證柵長及源、漏區(qū)的截斷3.5與有源區(qū)最小內(nèi)間距3.0保證電流在整個柵寬范圍內(nèi)均勻流動18《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Poly相關(guān)設(shè)計規(guī)則示意圖

19《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則

Contact相關(guān)的設(shè)計規(guī)則列表

編號描述尺寸目的與作用4.1接觸孔大小2.0x2.0保證與鋁布線的良好接觸4.2接觸孔間距2.0保證良好接觸4.3多晶硅覆蓋孔1.0防止漏電和短路4.4有源區(qū)覆蓋孔1.5防止PN結(jié)漏電和短路4.5有源區(qū)孔到柵距離1.5防止源、漏區(qū)與柵短路4.6多晶硅孔到有源區(qū)距離1.5防止源、漏區(qū)與柵短路4.7金屬覆蓋孔1.0保證接觸，防止斷條20《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則contact設(shè)計規(guī)則示意圖

21《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Metal相關(guān)的設(shè)計規(guī)則列表

編號描述尺寸目的與作用5.1金屬寬度2.5保證鋁線的良好電導(dǎo)5.2金屬間距2.0防止鋁條聯(lián)條22《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Metal設(shè)計規(guī)則示意圖

23《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Pad相關(guān)的設(shè)計規(guī)則列表

編號描述尺寸目的與作用6.1最小焊盤大小90封裝、邦定需要6.2最小焊盤邊間距80防止信號之間串繞6.3最小金屬覆蓋焊盤6.0保證良好接觸6.4焊盤外到有源區(qū)最小距離25.0提高可靠性需要24《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則Pad設(shè)計規(guī)則示意圖

25《集成電路設(shè)計基礎(chǔ)》版圖幾何設(shè)計規(guī)則

當(dāng)給定電路原理圖設(shè)計其版圖時，必須根據(jù)所用的工藝設(shè)計規(guī)則，時刻注意版圖同一層上以及不同層間的圖形大小及相對位置關(guān)系。26《集成電路設(shè)計基礎(chǔ)》反相器實例參照上述的硅柵工藝設(shè)計規(guī)則，下圖以反相器（不針對具體的器件尺寸）為例給出了對應(yīng)版圖設(shè)計中應(yīng)該考慮的部分設(shè)計規(guī)則示意圖。

對于版圖設(shè)計初學(xué)者來說，第一次設(shè)計就能全面考慮各種設(shè)計規(guī)則是不可能的。為此，需要借助版圖設(shè)計工具的在線DRC檢查功能來及時發(fā)現(xiàn)存在的問題，具體步驟參見本書第十四章。27《集成電路設(shè)計基礎(chǔ)》反相器實例

28《集成電路設(shè)計基礎(chǔ)》電學(xué)設(shè)計規(guī)則

?電學(xué)設(shè)計規(guī)則給出的是將具體的工藝參數(shù)及其結(jié)果抽象出的電學(xué)參數(shù)，是電路與系統(tǒng)設(shè)計、模擬的依據(jù)。29《集成電路設(shè)計基礎(chǔ)》電學(xué)設(shè)計規(guī)則描述30《集成電路設(shè)計基礎(chǔ)》電學(xué)設(shè)計規(guī)則描述31《集成電路設(shè)計基礎(chǔ)》電學(xué)設(shè)計規(guī)則與上述的幾何設(shè)計規(guī)則一樣，對于不同的工藝線和工藝流程，數(shù)據(jù)的多少將有所不同，對于不同的要求，數(shù)據(jù)的多少也會有所差別。32《集成電路設(shè)計基礎(chǔ)》電學(xué)設(shè)計規(guī)則?如果用手工設(shè)計集成電路或單元（如標(biāo)準(zhǔn)單元庫設(shè)計），幾何設(shè)計規(guī)則是圖形編輯的依據(jù)，電學(xué)設(shè)計規(guī)則是分析計算的依據(jù)。33《集成電路設(shè)計基礎(chǔ)》布線規(guī)則版圖布局布線

布局就是將組成集成電路的各部分合理地布置在芯片上。

布線就是按電路圖給出的連接關(guān)系，在版圖上布置元器件之間、各部分之間的連接。

由于這些連線也要有一定的芯片面積，所以在布局時就要留下必要的布線通道。34《集成電路設(shè)計基礎(chǔ)》布線規(guī)則（1）電源線和地線應(yīng)盡可能地避免用擴散區(qū)和多晶硅走線，特別是通過較大電流的那部分電源線和地線。（2）禁止在一條鋁走線的長信號線下平行走過另一條用多晶硅或擴散區(qū)走線的長信號線。35《集成電路設(shè)計基礎(chǔ)》布線規(guī)則（3）壓點離開芯片內(nèi)部圖形的距離不應(yīng)少于20μm，以避免芯片鍵合時，因應(yīng)力而造成電路損壞。（4）布線層選擇。

36《集成電路設(shè)計基礎(chǔ)》布線規(guī)則37《集成電路設(shè)計基礎(chǔ)》版圖設(shè)計及版圖驗證

版圖設(shè)計一般包括：基本元器件版圖設(shè)計布局和布線版圖分析與檢驗38《集成電路設(shè)計基礎(chǔ)》版圖設(shè)計及版圖驗證版圖的構(gòu)成

版圖由多種基本的幾何圖形所構(gòu)成。常見的幾何圖形有：矩形（rectangle）多邊形（polygon）等寬線(path和wire)

圓（circle）弧（arc）等。39《集成電路設(shè)計基礎(chǔ)》版圖設(shè)計及版圖驗證?版圖布局布線

布局就是將組成集成電路的各部分合理地布置在芯片上。布線就是按電路圖給出的連接關(guān)系，在版圖上布置元器件之間、各部分之間的連接。40《集成電路設(shè)計基礎(chǔ)》單元和單元庫的建立

在版圖設(shè)計階段，無論是全定制還是半定制版圖設(shè)計一定都會用到單元或單元庫。41《集成電路設(shè)計基礎(chǔ)》全定制設(shè)計方法

所謂全定制設(shè)計方法就是利用人機交互圖形系統(tǒng)，由版圖設(shè)計人員從每個半導(dǎo)體器件的圖形、尺寸開始設(shè)計，直至整個版圖的布局布線。42《集成電路設(shè)計基礎(chǔ)》半定制設(shè)計方法而在標(biāo)準(zhǔn)單元設(shè)計方法中，基本的電路單元(如非門、與非門、或非門、全加器、D觸發(fā)器)的版圖是預(yù)先設(shè)計好的，放在CAD工具的版圖庫中。這部分版圖不必由設(shè)計者自行設(shè)計，所以叫半定制。所以在半定制設(shè)計中常用到標(biāo)準(zhǔn)單元法。43《集成電路設(shè)計基礎(chǔ)》標(biāo)準(zhǔn)單元庫單元庫實際包括四種符號：符號（symbolview）抽象圖（abstractview）線路圖（schematicview）版圖（layoutview）44《集成電路設(shè)計基礎(chǔ)》半定制標(biāo)準(zhǔn)單元示意圖45《集成電路設(shè)計基礎(chǔ)》單元庫與工藝數(shù)據(jù)每一單元庫都應(yīng)與一定的工藝數(shù)據(jù)相聯(lián)系，這些數(shù)據(jù)放在所謂“工藝文件（TechnologyFile)”中。無論建立標(biāo)準(zhǔn)單元庫還是布局布線階段，都要用到TechnologyFile?？梢源嬖谙到y(tǒng)中的隱含文件或任一指定文件中。根據(jù)需要此文件也可重新命名或進(jìn)行編輯。46《集成電路設(shè)計基礎(chǔ)》TechnologyFileTechnologyFile包含定義設(shè)計所需的全部物理信息，包括：各層顏色、線型、顯示或繪圖設(shè)備；單層和雙層性質(zhì)；視圖（VIEW）及其性質(zhì)；物理設(shè)計規(guī)則；所有器件。包括晶體管、接觸、引腳；器件可以通用，也可自定義（詳細(xì)內(nèi)容及操作方法詳見相關(guān)軟件使用說明）。47《集成電路設(shè)計基礎(chǔ)》版圖驗證

設(shè)計規(guī)則的驗證（DRC）

設(shè)計規(guī)則的驗證（DRC）由下述命令格式書寫成檢查文件：＜出錯條件＞＜出錯輸出＞在運行過程中，如果所畫版圖出現(xiàn)符合＜出錯條件＞的情形，則執(zhí)行＜出錯輸出＞。則此出錯條件是由設(shè)計人員按照設(shè)計規(guī)則編寫的。在DRC執(zhí)行過程中，計算機會自動對照查驗圖形和出錯條件。

關(guān)于＜出錯輸出＞語句，可以在其中列出出錯單元的名稱(CellName)及層次(layName)，并寫成：＜OUTPUTCellName

layName＞。48《集成電路設(shè)計基礎(chǔ)》版圖驗證例:（1）EXT[T]POLYCONDIFFLT0.7OUTPUTE10544

這一句意味著當(dāng)多晶硅與擴散區(qū)包含時，在沿寬度方向的邊緣內(nèi)外間距小于0.7μm時出錯，其中[T]更強調(diào)了在間距等于0時也出錯?！俺鲥e輸出”在指定44層上給出單元E105一個錯誤標(biāo)志。

（2）WIDTHCONLT0.6OUTPUTE53A44這一句意味著接觸孔寬度0.6μm小于出錯，“出錯輸出”在指定44層上給出單元E53A一個錯誤標(biāo)志。

49《集成電路設(shè)計基礎(chǔ)》版圖驗證版圖的電學(xué)驗證（ERC）

除違反設(shè)計規(guī)則而造成的圖形尺寸錯誤外，常還會發(fā)生電學(xué)錯誤，如電源、地、某些輸入或輸