計(jì)算機(jī)組成原理復(fù)習(xí)題

...wd......wd......wd...第二章設(shè)ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求ｘ＋ｙ。[解:]為了便于直觀理解,假設(shè)兩數(shù)均以補(bǔ)碼表示,階碼采用雙符號(hào)位,尾數(shù)采用單符號(hào)位,則它們的浮點(diǎn)表示分別為[ｘ]浮＝00010,0.11011011[ｙ]?。?0100,1.01010100<1>求階差并對(duì)階△E＝Eｘ－Eｙ＝[Eｘ]補(bǔ)＋[－Eｙ]補(bǔ)＝00010＋11100＝11110即△E為－2,ｘ的階碼小,應(yīng)使Mｘ右移兩位,Eｘ加2,[ｘ]?。?0100,0.00110110(11)其中(11)表示Mｘ右移2位后移出的最低兩位數(shù)。<2>尾數(shù)求和0.00110110(11)＋1.01010100────────────────1.10001010(11)<3>規(guī)格化處理尾數(shù)運(yùn)算結(jié)果的符號(hào)位與最高數(shù)值位同值,應(yīng)執(zhí)行左規(guī)處理,結(jié)果為1.00010101(10),階碼為00011。<4>舍入處理采用0舍1入法處理,則有1.00010101＋1────────────────1.00010110<5>判溢出階碼符號(hào)位為00,不溢出,故得最終結(jié)果為ｘ＋ｙ＝2011×(－0.11101010)第三章存儲(chǔ)器1、課本作業(yè)：P101：3，4題2.、cache/主存系統(tǒng)效率為85%，平均訪問時(shí)間為60ns，cache比主存快4倍，求主存儲(chǔ)器周期是多少cache命中率是多少解：因?yàn)椋簍a=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因?yàn)椋篹=1/[r+(1–r)H]所以：H=2.4/2.55=0.943、SRAM芯片有17位地址線和4位數(shù)據(jù)線。用這種芯片位32位字長(zhǎng)的處理器構(gòu)成1M×32位的存儲(chǔ)器，并采用模塊板構(gòu)造。問〔1〕假設(shè)每個(gè)模塊板為256K×32位，需要幾塊板〔2〕每塊板內(nèi)共需多少片這樣的芯片?！?〕整個(gè)存儲(chǔ)器需用多少這樣的芯片?！?〕哪些地址線作為片選信號(hào)線。第四章指令系統(tǒng)1、指令格式如下所示，其中OP為操作碼，試分析指令格式特點(diǎn)。1812109540OP———源存放器目標(biāo)存放器解：?jiǎn)巫珠L(zhǎng)二地址指令。操作碼字段OP可以指定27=128條指令。源存放器和目標(biāo)存放器都是通用存放器〔可分別指定32個(gè)〕，所以是RR型指令，兩個(gè)操作數(shù)均存在存放器中。這種指令構(gòu)造常用于算術(shù)邏輯類指令。2、指令格式如下所示，OP為操作碼字段，試分析指令格式的特點(diǎn)。15107430OPX源存放器基值存放器位移量〔16位〕OPX源存放器基值存放器位移量〔16位〕解：〔1〕雙字長(zhǎng)二地址指令，用于訪問存儲(chǔ)器?！?〕操作碼字段OP為6位，可以指定26=64種操作?！?〕一個(gè)操作數(shù)在源存放器〔共16個(gè)〕，另一個(gè)操作數(shù)在存儲(chǔ)器中〔由基值存放器和位移量決定〕，所以是RS型指令。〔4〕X兩位，說明有4種尋址方式第五章1.某計(jì)算機(jī)有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)存放器MDR，主存地址存放器MAR，指令存放器IR，通用存放器R0——R3，暫存器C和D。請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。畫出“ADDR1，〔R2〕+〞指令的指令周期流程圖，指令功能是〔R1〕+〔〔R2〕〕→R1。移位器MDRR0移位器MDRR0IRR1PCR1PCMMR2CR2CMARR3MARR3D圖B6.2解：〔1〕各功能部件聯(lián)結(jié)成如以下列圖數(shù)據(jù)通路：移位器MDRR0IR移位器MDRR0IRR1PCR1PCMR2CALU+1MR2CMARR3DMARR3D圖B6.4〔PC〕→MAR〔2〕此指令為RS型指令，一個(gè)操作數(shù)在R1中，另一個(gè)操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié)果放在R1〔PC〕→MARM→M→MDR→IR，〔PC〕+1PC+1，為取下條指令做好準(zhǔn)備譯碼譯碼〔R1〕〔R1〕→C〔R2〕〔R2〕→MARM→MDR→D=3\*GB3③M→MDR→D〔C〕+〔D〕〔C〕+〔D〕→R1=4\*GB3④圖B6.5(說明)：①：取R1操作數(shù)→C暫存器。②：送地址到MAR。③：取出內(nèi)存單元中的操作數(shù)→D暫存器。④：相加后將和數(shù)→R1。2、CPU構(gòu)造如圖B9.1所示，其中有一個(gè)累加存放器AC，一個(gè)狀態(tài)條件存放器，各局部之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。標(biāo)明圖中四個(gè)存放器的名稱。簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)展存/取訪問的數(shù)據(jù)通路。圖B9.1a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器，d為程序計(jì)數(shù)器PC。主存M→緩沖存放器DR→指令存放器IR→操作控制器。主存M→緩沖存放器DR→指令存放器IR→操作控制器。(3)存貯器讀：M→DR→ALU→AC存貯器寫：AC→DR→M3、參見圖B12.1的數(shù)據(jù)通路，畫出數(shù)據(jù)指令“STA,R1,(R2)〞的指令周期流程圖，含義是將存放器R1的內(nèi)容傳送至〔R2〕位地址的貯存單元中。標(biāo)出各微操作信號(hào)序列。PC→ARPCO，G，ARiPC→ARMM→DRR/W=1(讀)DR→IR取指DRO，G，IRDR→IR譯碼R2→ARR2O，G，ARR2→AR執(zhí)R1R1→DR指R1O,G,DRi令DR→MR/W=0(寫)DR→M圖B12.3第七章1、某磁盤存儲(chǔ)器轉(zhuǎn)速為2400轉(zhuǎn)/分，每個(gè)記錄面道數(shù)為200道，平均查找時(shí)間為60ms，每道存儲(chǔ)容量為96Kbit，求磁盤的存取時(shí)間與數(shù)據(jù)傳播率。解：2400轉(zhuǎn)/分=40轉(zhuǎn)/秒平均等待時(shí)間為：1/40×0.5=12.5〔ms〕 磁盤存取時(shí)間為：60ms+12.5ms=72.5ms 數(shù)據(jù)傳播率：Dr =rN,N=96Kbit,r=40轉(zhuǎn)/秒Dr=rN=40×96K=3840K(bit/s)2、一臺(tái)活動(dòng)頭磁盤機(jī)的盤片組共有20個(gè)可用的盤面，每個(gè)盤面直徑18英寸，可供記錄局部寬5英寸，道密度為100道/英寸，位密度為1000位/英寸〔最內(nèi)道〕，并假定各磁道記錄的信息位數(shù)一樣。問：〔1〕盤片組總?cè)萘渴嵌嗌僬孜弧?〕假設(shè)要求數(shù)據(jù)傳輸率為1MB/s，磁盤機(jī)轉(zhuǎn)速每分鐘應(yīng)是多少轉(zhuǎn)。解：〔1〕每個(gè)磁道的位數(shù)Sn＝1000×2×〔18/2－5〕×3.14總?cè)萘浚矫鏀?shù)×磁道數(shù)×Sn＝20×〔100×5〕×Sn〔2〕轉(zhuǎn)速＝數(shù)據(jù)傳輸率/Sn＝1MB/Sn/60第八章1、參見圖，這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問：在中斷情況下，CPU和設(shè)備的優(yōu)先級(jí)如何考慮請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。假設(shè)CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)是什么如果CPU的執(zhí)行設(shè)備D的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)又是什么每一級(jí)的IM能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)展屏蔽如果不能，采取什么方法可到達(dá)目的假設(shè)設(shè)備C一提出中斷請(qǐng)求，CPU立即進(jìn)展響應(yīng)，如何調(diào)整才能滿足此要求解：在中斷情況下，CPU的優(yōu)先級(jí)最低。各設(shè)備優(yōu)先級(jí)次序是：A-B-C-D-E-F-G-H-I-CPU執(zhí)行設(shè)備B的中斷服務(wù)程序時(shí)IM0IM1IM2=111；