淺析FPGA的基本結(jié)構(gòu)

淺析FPGA的基本結(jié)構(gòu)談起FPGA的結(jié)構(gòu)，通常人們是這樣認(rèn)為的：FPGA的基本結(jié)構(gòu)是由大量的相對(duì)較小的可編程邏輯塊“島”鑲嵌在可編程互連的“?！崩锩鏄?gòu)成的。初看起來(lái)感覺(jué)有點(diǎn)云里霧里，仔細(xì)琢磨一下，文藝范的表達(dá)確實(shí)是那么回事：目前市場(chǎng)上90%以上的FPGA來(lái)自于xilinx和altera這兩家巨頭，而這兩家FPGA的實(shí)現(xiàn)技術(shù)都是基于SRAM的可編程技術(shù)，F(xiàn)PGA內(nèi)部結(jié)構(gòu)基本一致，所以本文僅以xilinx的7系列FPGA介紹。CLB是xilinxFPGA基本邏輯單元，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)6輸入LUT（查找表）和8個(gè)D觸發(fā)器組成。同一CLB中的兩片slices沒(méi)有直接的線路連接，分屬于兩個(gè)不同的列。每列擁有獨(dú)立的快速進(jìn)位鏈資源。讓我們來(lái)看看基本邏輯單元CLB的結(jié)構(gòu)，如圖1所示列出了4個(gè)CLB：圖1：CLB結(jié)構(gòu)整個(gè)FPGA內(nèi)部的基本結(jié)構(gòu)就是由成千上萬(wàn)個(gè)這樣的CLB組成的，CLB與CLB之間存在大量的信號(hào)互連線，作為數(shù)據(jù)流動(dòng)的通道。開(kāi)篇說(shuō)的“島”就是CLB，“?！本褪切盘?hào)互連線。當(dāng)然，這只是最基本的FPGA結(jié)構(gòu)，實(shí)際的FPGA內(nèi)部“大海”里還得鑲嵌其它的“明珠”才能正常工作，比如時(shí)鐘模塊、存儲(chǔ)器、網(wǎng)絡(luò)模塊、收發(fā)器模塊等等，“明珠”數(shù)量越多，F(xiàn)PGA功能就越豐富、當(dāng)然價(jià)格也越貴。那么，大家可能有疑惑，CLB怎么就能實(shí)現(xiàn)復(fù)雜的數(shù)字邏輯功能呢？別忘了上文交代了1個(gè)CLB包含2個(gè)Slice，每個(gè)Slice又由4個(gè)6輸入LUT、8個(gè)D觸發(fā)器以及多個(gè)MUX組成。簡(jiǎn)單來(lái)說(shuō)，LUT是查找表，可以實(shí)現(xiàn)數(shù)字邏輯中的組合邏輯功能，比如C=A+B；D觸發(fā)器則實(shí)現(xiàn)時(shí)序邏輯功能；MUX則增強(qiáng)Slice內(nèi)部信號(hào)流通的靈活性。也就是說(shuō)1個(gè)Slice內(nèi)部就可以靈活的實(shí)現(xiàn)組合邏輯和時(shí)序邏輯，那么1個(gè)CLB（等于