以FPGA為核心控制A／D轉(zhuǎn)換器來完成的數(shù)據(jù)采集系統(tǒng)設(shè)計詳解

以FPGA為核心控制A／D轉(zhuǎn)換器來完成的數(shù)據(jù)采集系統(tǒng)設(shè)計詳解彈丸飛行速度的測量是武器系統(tǒng)各種運動參數(shù)中一項至關(guān)重要的內(nèi)容，它是衡量火炮特性，彈藥特性和彈道特性的一個重要指標(biāo)。在眾多的彈丸速度測量系統(tǒng)中．激光光幕區(qū)截測速靶以其精度高而獨具優(yōu)勢。但采用現(xiàn)成的數(shù)據(jù)采集卡進(jìn)行數(shù)據(jù)采集。不僅成本高，而且易受機(jī)箱等環(huán)境的限制。介紹了一種以FPGA為核心的數(shù)據(jù)采集系統(tǒng)．當(dāng)子彈穿過光幕靶時，光電探測器獲得彈丸過靶信號．FPGA控制A／D轉(zhuǎn)換器進(jìn)行信號采集并存儲。以供后續(xù)分析和處理。1激光測速靶原理簡介激光測速靶就是一種利用光測法測量彈丸速度的測試裝置。它由初速靶和存速靶組成，初速靶和存速靶又分別由啟動靶和停止靶組成。激光測速靶的光源為半導(dǎo)體激光器，激光束經(jīng)準(zhǔn)直、柱面反射鏡的擴(kuò)柬形成人射光幕．彈丸依次過靶時．先后遮擋部分入射光線。經(jīng)原向反射屏反射后由光電探測器獲取彈丸過靶時的交變信號。信號調(diào)理后，由數(shù)據(jù)采集電路進(jìn)行采集．最后傳輸?shù)缴衔粰C(jī)做數(shù)據(jù)處理和運算得出子彈的飛行速度。2數(shù)據(jù)采集方案為記錄子彈在啟動靶和停止靶的過靶信號，以啟動靶信號為觸發(fā)源，負(fù)延時觸發(fā)FPGA控制2個A／D轉(zhuǎn)換器同步進(jìn)行數(shù)據(jù)采集，將采集到的數(shù)據(jù)分別存儲到SRAM中，然后通過USB依次將SRAM中的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)進(jìn)行信號的分析和處理。單通道數(shù)據(jù)采集方案如圖2所示。3器件選型及依據(jù)3．1FPGA的選擇FPGA是英文FieldProgrammableGateArray的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。本系統(tǒng)采用了xilinx公司生產(chǎn)的xC2S50型FPGA。xc2s50是Spartan-Ⅱ系列產(chǎn)品中的一款，它采用了2．5V電源供電，系統(tǒng)性能可達(dá)200MHz，具有50OOO個系統(tǒng)門，CLB數(shù)量為16×24，LC為1728，BlockRAM容量32Kbit，擁有176個1／o口。其中XC2S50TQl44的用戶可用I／O口為92個，完全能滿足系統(tǒng)的需要。3．2ADC的選擇步槍子彈出膛時的初速約為710mps，彈頭長約2．5crn。激光靶激光束寬2mm，容易算出激光束被子彈遮擋的時間為：（25+2）／700ooo=o．ooo03857s=38．57鼬。也就是說探測器要采集的信號的頻率為1／38．57MHz=25926．88Hz。根據(jù)奈奎斯特（Nyquist）采樣定理，ADC的采樣頻率應(yīng)≥5l853。76Hz，實際應(yīng)用中采樣頻率應(yīng)≥259268．8Hz。AD7482是ADl公司推出的一款12位高速、低功耗逐次逼近式A／D轉(zhuǎn)換器，配有一個并行接口，最高吞吐量可3MsPS。該器件內(nèi)置一個低噪聲、寬帶寬采樣一保持放大器，可處理40MHz以上的輸入頻率。3．3存儲器的選擇可作為固態(tài)記錄器件的半導(dǎo)體件有多種，主要包括SRAM．DRAM。FRAM，F(xiàn)LASH等幾種器件。由于采集的時間短，數(shù)據(jù)容量小，采用SRAM就能滿足應(yīng)用。N08T1630C1BT是NanoAmpSolutions公司～款低功耗512k×16bitSRAM，它有19位地址線，16位數(shù)據(jù)線，邏輯控制簡單且易實現(xiàn)。4主要模塊邏輯實現(xiàn)FPGA設(shè)計主要包括3個模塊部分：A／D轉(zhuǎn)換器控制模塊、SRAM控制模塊和計時器模塊。系統(tǒng)工作過程為：觸發(fā)信號觸發(fā)后。FPGA控制A／D轉(zhuǎn)換器開始采集。同時將A／D轉(zhuǎn)換到的數(shù)據(jù)存儲到SRAM中，200ps后FPGA控制A／D轉(zhuǎn)換器停止采集。等待下一次觸發(fā)信號的到來。4．1A／D轉(zhuǎn)換器控制模塊AD7482的主要控制信號有：片選（CS）、讀信號（RD）、啟動轉(zhuǎn)換（C（）NVST）、忙信號（BUSY）。其中，片選（CS）、讀信號（RD）控制轉(zhuǎn)換結(jié)果讀取；啟動轉(zhuǎn)換（CoNVST）控制啟動轉(zhuǎn)換過程；忙信號（BUSY）標(biāo)志AD7482正處于轉(zhuǎn)換過程。AD7482滿額度工作時的轉(zhuǎn)換時間（conversiontime）為300ns．其中．跟蹤保持獲取時間（track-and—holdacquisitiontime）為70ns，轉(zhuǎn)換結(jié)果存取時間為30ns。實際應(yīng)用中，2MSPS的采樣頻率就能滿足系統(tǒng)的要求。C（）M研控制轉(zhuǎn)換開啟關(guān)閉，CS和RD連接在一起控制轉(zhuǎn)換結(jié)果的存?。帉慥HI）L程序．在C她毗usU軟件中仿真，仿真結(jié)果如圖3所示。圖3中，convst跳轉(zhuǎn)為低電平時，AD7482開始模數(shù)轉(zhuǎn)換，rd跳轉(zhuǎn)為低電平時，將轉(zhuǎn)換的結(jié)果讀取到SRAM中。4．2SRAM控制模塊A／D轉(zhuǎn)換器每轉(zhuǎn)換一次。FPGA控制A／D轉(zhuǎn)換器將轉(zhuǎn)換的結(jié)果讀取存儲到SRAM中。N08T1630ClBT的主要控制信號有：片選（CE）、寫使能（WE）、輸出使能（oE）、高字節(jié)使能（UB）、低字節(jié)使能（LB）。N08T1630ClBT的寫時序為：確定地址一》拉低CE一》拉低WE一》將要寫入的12位數(shù)據(jù)置于數(shù)據(jù)線上一》拉高wE。電路中將N08T1630ClBT的片選（CE）端和寫使能（wE）端連接到一起，由FPGA發(fā)出的rd信號進(jìn)行控制，即可完成A／D轉(zhuǎn)換結(jié)果的數(shù)據(jù)存儲·編寫相應(yīng)的VHDL程序，在QuartusII軟件中仿真·仿真結(jié)果如圖4所示：rd跳轉(zhuǎn)為低電平時，數(shù)據(jù)寫入SRAM，SRAM的地址位加一。4．3計時器模塊由于啟動靶和終止靶之間的距離5是已知的．只要能測出子彈通過啟動靶和終止靶之間的時間￡，就可利用u=s/t測出子彈的速度。用VHDL語言編一以啟動靶觸發(fā)信號為啟動信號和以終止靶觸發(fā)信號為停止計數(shù)的計時器，便可得出子彈通過啟動靶和終止靶