基于TMS320C6713和EP2C5 FPGA實現(xiàn)實時視頻圖像加密系統(tǒng)的設(shè)計

基于TMS320C6713和EP2C5FPGA實現(xiàn)實時視頻圖像加密系統(tǒng)的設(shè)計引言隨著數(shù)字通信在網(wǎng)絡(luò)中使用越來越頻繁，視頻的安全保密也顯得越來越重要。在數(shù)字通信領(lǐng)域，許多在存儲和傳輸中安全可靠的視頻產(chǎn)品得到廣泛應(yīng)用，例如：付費電視、機密視頻會議和醫(yī)學(xué)圖像系統(tǒng)等。從1970年開始就有許多優(yōu)秀的密碼技術(shù)已經(jīng)確定并得到廣泛的應(yīng)用，如DES、IDEA和RSA等，同時也有許多密碼技術(shù)由于加密速度不是很快，不能直接應(yīng)用于視頻加密中。因此，為了保護傳輸中的實時視頻內(nèi)容，研究一些專門的實時視頻圖像加密算法顯得十分重要。針對上述問題，本文提出一種基于DSP+FPGA技術(shù)來實現(xiàn)實時視頻圖像加密。1多混沌圖像加密多混沌圖像加密算法是通過多路選擇器選擇針對某一段數(shù)據(jù)采取哪種加密方式和密鑰，然后對明文進行加密生成密文，多混沌圖像加密算法框架如圖1所示。多混沌圖像加密算法涉及到流加密、分組加密及多路選擇器。1．1流加密流加密的密鑰是利用兩個不同的一維逐段性混沌映射x1（i+1）=F1（x1（i），p1），x2（i+1）=F2（x2（i），p2）來生成x1（i+1）和x2（i+1）兩個擬混沌軌道變量，然后利用非線性變換生成偽隨機比特序列。采用的一維逐段性混沌映射如下：1．2分組加密1．3多路選擇器多路選擇器是利用一個一維逐段性混沌映射x3（i+1）=F3（x3（i），p3）迭代多次來生成一個混沌軌道變量x3（i+1），然后依據(jù)式（7）來生成偽隨機比特r，最后根據(jù)r來決定采用哪種加密算法，r=0時采用流加密，r=1時采用分組加密。2系統(tǒng)的總體設(shè)計選用TI公司的TMS320C6713DSP，該款DSP為高性能32位浮點型，其主頻可達到300MHz，處理速度高達2400MIPS，片上共有264k×8位存儲器，內(nèi)置2個MCASP、2個MCBSP、2個I2C、1組GPIO、2個32位定時器、1個16位主機接口HPI和32位EMIF總線。選用Altera公司CycloneII系列的EP2C5FPGA，該款FPGA擁有4608個邏輯單元，片上共計119808比特的RAM，2個高性能的鎖相環(huán)，13個18×18的硬件乘法器以及具有142個用戶可用的IO口。系統(tǒng)的CCD攝像頭直接與視頻解碼芯片SAA7111相連，SAA7111將采集到的模擬圖像數(shù)據(jù)轉(zhuǎn)換成RGB565格式的圖像數(shù)據(jù)，F(xiàn)PGA將接收到的圖像數(shù)據(jù)存入到SDRAM1，然后發(fā)送一個信號給DSP；FPGA同時檢測DSP對SDRAM2的數(shù)據(jù)加密完了的標(biāo)志信號，這時FPGA讀取SDRAM2中的數(shù)據(jù)，將數(shù)字圖像數(shù)據(jù)通過ADV7123轉(zhuǎn)換模擬圖像數(shù)據(jù)，通過VGA接口顯示。當(dāng)DSP得到FPGA發(fā)送過來中斷信號后讀取SDRAM1的圖像數(shù)據(jù)，然后根據(jù)多混沌加密算法對其進行加密，然后將加密后的數(shù)據(jù)存儲到SDRAM1中，同時發(fā)送一個加密完成的標(biāo)志信號給FPGA。系統(tǒng)整體設(shè)計框圖如圖2所示。2．1FPGA子系統(tǒng)設(shè)計FPGA子系統(tǒng)需要實現(xiàn)的功能包括SAA7111的初始化、SDRAM接口控制以及VGA實時顯示模塊。視頻解碼芯片SAA7111在系統(tǒng)的視頻輸入處理部分，需要對其進行合理的配置后，才能實現(xiàn)將模擬視頻信號轉(zhuǎn)換成相應(yīng)格式的數(shù)字圖像數(shù)據(jù)。SAA7111片內(nèi)有32個控制寄存器，其中20個是可編程的，F(xiàn)PGA需通過I2C接口對其進行初始化，初始化流程圖如圖3所示。在對SAA7111進行配置時，首先時鐘信號采用400kHz較為可靠，其次是I2C總線的開始信號、停止信號和應(yīng)答信號，再次是設(shè)置好SAA7111相應(yīng)寄存器的數(shù)據(jù)。SDRAM的主要任務(wù)是完成圖像數(shù)據(jù)的存儲及加密數(shù)據(jù)輸出。FPGA控制SDRAM程序主要由命令狀態(tài)機模塊和數(shù)據(jù)傳輸2個子模塊組成。系統(tǒng)上電時需有100-200μs的等待時間，然后FPGA對其進行初始化。在進行完初始化之后，便可以對SDRAM進行讀寫控制。對SDRAM進行讀寫操作時，需先激活要讀寫的行和列，才可以對相應(yīng)的行列進行數(shù)據(jù)讀寫，讀寫完成后FPGA將對SDRAM產(chǎn)生一個預(yù)充電的命令。FPGA對SDRAM1和SDRAM2是采取乒乓緩存的方式控制。假如這時FPGA對SDRAM1進行存儲圖像數(shù)據(jù)，寫完數(shù)據(jù)后對SDRAM2進行讀數(shù)據(jù)；當(dāng)FPGA對SDRAM1寫完數(shù)據(jù)后，DSP讀取SDRAM1里的數(shù)據(jù)，加密后將數(shù)據(jù)存入SDRAM1；下一次就是FPGA對SDRAM2進行寫數(shù)據(jù)，如此反復(fù)交叉進行操作。VGA顯示子模塊主要是產(chǎn)生VGA時序控制信號，VGA時序控制信號主要包括RGB數(shù)據(jù)信號、行同步信號及場同步信號。2．2DSP子系統(tǒng)設(shè)計DSP子系統(tǒng)的主要工作是完成多混沌加密算法及對SDRAM數(shù)據(jù)的讀寫。多混沌圖像加密算法在DSP中實現(xiàn)步驟如下：（1）對式（1）中xj（0）和pj（j=1，2，3）的系統(tǒng)參數(shù)進行初始化設(shè)置；（2）為確保系統(tǒng)進入混沌狀態(tài)，首先將Fj（xj（i），（pj）迭代256次得到x1（i）和x2（i），然后將其代入l=［x1（i）+x2（i）+p1+p2）×1015］mod256+1，得到F3（x3（i），p3）在第（3）步中需要迭代的次數(shù)，其中［y］表示對數(shù)據(jù)y進行下取整；（3）繼續(xù)迭代F1（x1（i），p1）和F2（x2（i），P2）并利用式（2）來生成密鑰Si；同時將F3（x3（i），p3）迭代1次后，根據(jù)式（7）生成偽隨機比特r，如果r=0，這時進入第（4）步流加密，否則進入第（5）步分組加密；（4）將64bit的明文pi成8組（即pi=pi，0，pi，1，……，pi，7）與密鑰Si進行異或操作，得到密文pi’=p’i，0，p’i，1，……，P’i，7，然后得到迭代次數(shù)1：最后進入第（6）步；（5）首先將明文分成8組得到pi=pi，0，pi，1，…，pi，7，然后將其按照式（4）、（5）、（6）進行變換，得到密文，最后根據(jù)式（8）得到下一次F3（x3（i），p3）需迭代次數(shù)1，進入第（6）步；（6）判斷一幀的圖像數(shù)據(jù)是否全部加密，如果沒有完成則進入第（3）步，否則就進入第（1）步。3實驗結(jié)果為了驗證系統(tǒng)的實時性和可靠性，對其進行了3種實驗：FPGA單獨工作實驗、DSP單獨工作實驗和系統(tǒng)正常運行的實驗。第一種實驗是檢驗FPGA對實時視頻圖像數(shù)據(jù)在SDRAM中的讀寫是否正確，實驗結(jié)果如圖4所示，從圖4可以看出FPGA對實時視頻圖像的傳輸是正確的。第二個實驗是DSP直接讀入一幅圖片對其進行加密，加密完后FPGA將其讀出并顯示出來，實驗結(jié)果如圖5所示。同時通過Matlab軟件編程對該幅圖片進行相同的加密，實驗結(jié)果如圖6所示。圖6證明了DSP對圖像的加密是非常準(zhǔn)確的。系統(tǒng)正常運行的實驗結(jié)果如圖7所示。4結(jié)束語系統(tǒng)設(shè)計充分運用了TMS320C6713