面向密碼邏輯陣列的可編程控制網(wǎng)絡(luò)設(shè)計與實現(xiàn)

面向密碼邏輯陣列的可編程控制網(wǎng)絡(luò)設(shè)計與實現(xiàn)摘要：為解決粗粒度密碼邏輯陣列控制開銷大、控制效率低的問題，在研究主流陣列處理架構(gòu)下三層控制模型的基礎(chǔ)上，提出了一種陣列的四層控制模型，并設(shè)計了對應(yīng)的可編程控制網(wǎng)絡(luò)。在規(guī)模為4×4的可編程控制網(wǎng)絡(luò)上實現(xiàn)了對AES、A5-1等對稱算法的控制流映射。在65nmCMOS工藝下，DC綜合結(jié)果顯示總面積為13712μm2，折合等效與非門數(shù)0.95萬，占陣列面積0.37%。映射AES和A5-1控制流最高頻率分別為1389MHz和1190MHz，達到面積小、速度快的應(yīng)用需求。將四層控制模型與三層控制模型進行六個不同性能對比，前者整體性能遠超后者，且能滿足任意網(wǎng)絡(luò)互連結(jié)構(gòu)陣列的高效控制需求。引言網(wǎng)絡(luò)帶寬的增長和網(wǎng)絡(luò)安全協(xié)議的多樣化，導(dǎo)致密碼應(yīng)用不斷擴大及對密碼設(shè)備性能要求不斷提高。對于運算密集型的密碼算法，數(shù)據(jù)流驅(qū)動的粗粒度密碼邏輯陣列(Coarse-GrainedCryptographicLogicArray，CGCLA)結(jié)構(gòu)可充分利用其數(shù)據(jù)并行性和算法流水的特性，達到密碼運算速度快、靈活性高等性能要求。然而面對如此靈活高效的可重構(gòu)數(shù)據(jù)通路，若陣列控制器控制效率低，延遲和面積大，則控制時間開銷與數(shù)據(jù)路徑時間開銷相當(dāng)，因此控制路徑可能成為關(guān)鍵路徑，將導(dǎo)致成本高、擴展性差等問題，所以高效率的控制器將成為CGCLA發(fā)揮其良好性能的關(guān)鍵。本文對3種主流可重構(gòu)處理架構(gòu)的控制模式進行研究，發(fā)現(xiàn)ADRES架構(gòu)的控制器存在面積規(guī)模大、可擴展性差等問題；XPP架構(gòu)下控制范圍存在局限性、控制流間信息交互難等問題；MorphoSys架構(gòu)下控制流單一，且存在交互開銷和存儲開銷大的問題。針對以上架構(gòu)存在的控制缺陷，從對稱密碼算法結(jié)構(gòu)出發(fā)，提取控制流特征，采用了全動態(tài)的配置信息技術(shù)，提出了一種性能強大的四層控制模型，并設(shè)計了在該模型下面向CGCLA的可編程控制網(wǎng)絡(luò)結(jié)構(gòu)，克服了控制器可擴展性差、交互時間長、信息交互難、控制流單一、映射算法困難等問題，從而能很好地支持對分組密碼算法和序列密碼算法的高效控制。1主流可重構(gòu)密碼處理架構(gòu)控制模型研究目前，可重構(gòu)密碼處理架構(gòu)主要有兩種：陣列結(jié)構(gòu)（ADRES[1]、XPP[2]、MorphoSys[3]、S-RCCPA[4]等）和VLIW結(jié)構(gòu)（Cryptonite[5]、CCproc[6]、RCB-CP[7]等）。對于實現(xiàn)運算密集型密碼算法，陣列結(jié)構(gòu)數(shù)據(jù)加速、資源利用率等性能更優(yōu)。ADRES架構(gòu)由超長指令字處理器控制，屬于集中控制方式，能做到配置信息的周期級切換，但是超長指令字處理器定制性太強，導(dǎo)致面積規(guī)模大、可擴展性差等問題。XPP架構(gòu)的控制模式屬于半集中式控制，每個陣列處理簇能產(chǎn)生至少一個控制流，通過配置頁面切換，能實現(xiàn)比ADRES架構(gòu)更為靈活的控制，然而當(dāng)需要數(shù)據(jù)流圖或控制流圖交互時，此架構(gòu)不能實現(xiàn)或者實現(xiàn)效率很低，從而可能造成算法映射困難、配置管理器間交互開銷大等問題。MorphoSys架構(gòu)由于只有單一的主處理器控制陣列，只能產(chǎn)生單一的控制流，對于多種密碼算法的并行實現(xiàn)適配效率非常低，降低了陣列數(shù)據(jù)并行性的優(yōu)勢，而且存在控制與運算交互時間長、局部存儲開銷大等問題，所以不能實現(xiàn)高效控制。將以上3種主流架構(gòu)的控制模型抽象成三層，如圖1(a)所示，對其進一步改進，抽象成四層控制模型，如圖1(b)所示。在配置頁面層與可重構(gòu)陣列之間，加入可編程控制器，控制器能夠接收各個處理單元的反饋信息，并根據(jù)反饋信息選擇配置頁面，增強了數(shù)據(jù)流與控制流間信息交互能力，可以提高控制效率，但仍然存在可擴展性差、控制流單一等問題，且此種基于陣列的配置技術(shù)在配置頁面切換時會產(chǎn)生巨大功耗。對四層控制流模型進一步改進，如圖1(c)所示?？刂茖硬捎没诰W(wǎng)絡(luò)互連結(jié)構(gòu)的控制網(wǎng)絡(luò)設(shè)計，為每個處理單元分配一個能產(chǎn)生簡單控制流的可編程控制器(ProgrammableControlElement，PCE)，然后結(jié)合三維配置信息技術(shù)[8]，為陣列的每個處理單元分配存儲空間來存儲算子配置信息，改進后的四層控制模型通過可編程控制器網(wǎng)絡(luò)互連可以產(chǎn)生不同或者復(fù)雜的控制流，通過三維配置信息技術(shù)能夠完成全動態(tài)配置，且能克服基于陣列配置技術(shù)帶來的頁面切換功耗大的問題。2對稱密碼算法控制方法研究為設(shè)計合適的粗粒度密碼邏輯陣列可編程控制器，就必須從對稱密碼算法的結(jié)構(gòu)特征出發(fā)，總結(jié)提取合適的控制方法。2.1數(shù)據(jù)流復(fù)用控制無論是分組密碼算法的輪運算、序列密碼算法的記憶部件更新，還是雜湊算法消息擴展運算和輪運算，都滿足迭代原則，其數(shù)據(jù)流呈現(xiàn)很強的規(guī)律性：每次運算都使用了完全相同的數(shù)據(jù)流，每組中間數(shù)據(jù)都只與下一組數(shù)據(jù)直接相關(guān)。2.2不等長數(shù)據(jù)路徑控制分組和雜湊密碼算法在一個分組內(nèi)需要計算多路數(shù)據(jù)，如圖2(a)所示。而每一路數(shù)據(jù)可能需要不同的操作，操作數(shù)據(jù)也有可能不同，為保證得到正確的計算結(jié)果，一般有兩種可行方案，第一種是在較短的路徑中插入無效操作使其與較長路徑等長，如圖2(b)所示。在路徑較多的情況下，該方式變得很復(fù)雜，且浪費資源。第二種是通過不斷向自身賦值的方式保持原值不變從而使較短的數(shù)據(jù)流停止，如圖2(c)所示，等到另一數(shù)據(jù)算出正確結(jié)果后再切換到下一數(shù)據(jù)流圖進行運算，即原來的一張流圖將被拆成兩張子圖，然而雜湊算法內(nèi)部一般存在很多路數(shù)的運算，所以不適合采用第二種方式。在此，基于第二種用子圖切換實現(xiàn)等待的方式，提出一種寄存器等待的方式，如圖2(d)所示，通過使能寄存器，達到不同路徑的同步。相比前兩種方式，提高了資源利用率，也減少了子圖的數(shù)量，從而可以減少控制復(fù)雜度。2.3切換控制對稱密碼算法一般由多個執(zhí)行不同運算的階段組成，相應(yīng)的對稱密碼算法全局?jǐn)?shù)據(jù)流圖一般由多個不同的子圖構(gòu)成。分組密碼算法可分為初始運算、輪運算、輸出運算3個階段，序列密碼算法大致可分為密鑰輸入、記憶部件初始化和置亂輸出3個階段，而雜湊算法的每一輪采用的是完全相同的運算結(jié)構(gòu)，一般不存在階段劃分。2.4鐘控、控選結(jié)構(gòu)控制與分組密碼算法任意時刻有確定的數(shù)據(jù)流圖不同，序列密碼算法由于鐘控模型的存在，導(dǎo)致數(shù)據(jù)流有不確定性，這就要求在運算中臨時確定數(shù)據(jù)流圖，滿足此要求一種方法是采用選擇結(jié)構(gòu)，