微型計算機技術課后習題答案

微型計算機技術

第三版孫德文編著第1章微型計算機系統(tǒng)的構成1.1試述微處理器、微型計算機和微型計算機系統(tǒng)的關系。答：微處理器是指由一片或幾片大規(guī)模集成電路組成的中央處理器。微型計算機指以微處理器為基礎，配以內(nèi)存儲器以及輸入輸出接口電路和相應的輔助電路構成的裸機。微型計算機系統(tǒng)指由微處理器配以相應的外圍設備及其它專用電路、電源、面板、機架以及足夠的軟件而構成的系統(tǒng)。1.2什么是單片機?答：把構成一個微型計算機的一些功能部件集成在一塊芯片之中的計算機。1.3什么是單板機?答：把微處理器、RAM、ROM以及一些接口電路，加上相應的外設(如鍵盤、7段顯示器等)以及監(jiān)控程序固件等,安裝在一塊印刷電路板上所構成的計算機系統(tǒng)。1.4什么是個人計算機?答：《英漢計算機詞典》中解釋為“由微處理器芯片裝成的、便于搬動而且不需要維護的計算機系統(tǒng)”。1.5試從微型計算機的結構說明數(shù)據(jù)總線、控制總線和地址總線的作用。答：從微型計算機的結構看出，數(shù)據(jù)總線、控制總線和地址總線是微型計算機中,CPU芯片與內(nèi)存儲器和I／O接口電路之間信息傳輸?shù)墓餐贰?1)數(shù)據(jù)總線是從微處理器向內(nèi)存儲器、I/O接口傳送數(shù)據(jù)的通路；反之，它也是從內(nèi)存儲器、I/O接口向微處理器傳送數(shù)據(jù)的通路，稱為雙向總線。(2)地址總線是微處理器向內(nèi)存儲器和I/O接口傳送地址信息的通路，是單向總線。(3)控制總線是微處理器向內(nèi)存儲器和I/O接口傳送的命令信號，以及外界向微處理器傳送狀態(tài)信號等信息的通路，是雙向總線。第2章8086微處理器2.1試說明標志寄存器中AF和PF的定義和用處。答：標志寄存器中AF（AuxiliaryCarryFlag）D4是輔助進位標志位。如果做加法時低位有進位或做減法時低位有借位，則AF=1，否則AF=0。標志寄存器中PF（ParityFlag）D2是奇偶標志位。如果操作結果低八位中含有偶數(shù)個1，則PF=1，否則PF=0(通信時用于糾錯)。

2.2試說明標志寄存器中DF的的定義和用處。答：標志寄存器中DF（DirectionFlag）D10是方向標志位。在串處理指令中，若DF=0，表示串處理指令地址指針自動增量；DF=1，表示地址指針自動減量。DF位可由指令預置。

2.3試說明段寄存器的作用。答：8086微處理器中的16位寄存器，用來存放對應的存儲段的段基值—段起始地址的高16位。通過段寄存器值和指令中給出的16位段內(nèi)偏移量,可得出存儲器操作數(shù)的物理地址(20位)。2.4試說明8086的引腳信號中M/IO、DT/R、RD、WR、ALE和BHE的作用。答：8086的引腳信號中M/IO*的作用是，存儲器/I/O選擇信號(輸出)。用于區(qū)分當前操作是訪問存儲器還是訪問I/O端口。若該引腳輸出高電平，表示訪問存儲器；若輸出低電平，表示訪問I/O端口。

DT/R*的作用是，數(shù)據(jù)發(fā)送/接收信號（輸出）用于指示數(shù)據(jù)傳送的方向，高電平表示CPU發(fā)送數(shù)據(jù)，低電平表示CPU接收數(shù)據(jù)。該信號常用于數(shù)據(jù)緩沖器的方向控制。(T)

RD*的作用是，讀控制信號（三態(tài)輸出），低電平有效時，表示CPU正從存儲器或I/O端口讀取信息。

WR*的作用是，寫控制信號（三態(tài)、輸出），低電平有效。有效時表示CPU正將信息寫入存儲器或I/O端口。

ALE的作用是，地址鎖存允許，高電平有效。有效時表示地址線上的地址信息有效。

BHE*的作用是，數(shù)據(jù)總線高8位輸出允許/狀態(tài)S7信號。在總線周期的T1時刻，為數(shù)據(jù)總線高8位允許信號BHE，低電平有效，有效時允許高8位數(shù)據(jù)在D15—D8總線上傳送。2.5什么是雙重總線?以AD15～AD0引腳說明雙重總線的功能是怎樣實現(xiàn)的?答：常把分時復用的總線稱為雙重總線，如某一時刻總線上出現(xiàn)的是地址，另一時刻，總線上出現(xiàn)的是數(shù)據(jù)或狀態(tài)(控制)信號。8086CPU的AD15～AD0引腳,是地址/數(shù)據(jù)復用引腳。在總線周期的T1時刻，它們傳送地址信息，在總線的T2、T3、TW和T4時刻時，用來傳送數(shù)據(jù)信息。2.6試說明8086的最小方式和最大方式的區(qū)別.答：8086微處理器有兩種工作方式:在最小方式下，由8086提供系統(tǒng)所需要的全部控制信號，用以構成一個單處理器系統(tǒng)。此時MN／MX*線接VCC(高電平)。在最大方式下，系統(tǒng)的總線控制信號由專用總線控制器8288提供，構成一個多處理機或協(xié)處理機系統(tǒng)。此時MN／MX*線接地。2.68086的讀周期時序和寫周期時序的區(qū)別有哪些?答：讀操作與寫操作的主要區(qū)別為：

①DT/R*控制信號在讀周期中為低電平，在寫周期中為高電平；

②在讀周期中，RD*控制信號在T2～T3周期為低電平；WR*信號始終為高電平(無效電平);在寫周期中WR*控制信號在T2～T3周期為低電平，而RD*信號始終為高電平(無效電平)。③在讀周期中，數(shù)據(jù)信息一般出現(xiàn)在T2周期以后，雙重總線AD0～AD15上的地址信息有效和數(shù)據(jù)信息有效之間有一段高阻態(tài)，因為AD0～AD15上的數(shù)據(jù),必須在存儲芯片(或I／O接口)的存取時間后才能出現(xiàn)。而在寫周期中，數(shù)據(jù)信息在雙重總線上是緊跟在地址總線有效之后立即由CPU送上，兩者之間無一段高阻態(tài)④在讀周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或I／O端口還不能把數(shù)據(jù)送上數(shù)據(jù)總線，則必須在T3之后插入等待周期Tw，這時RD*控制信號仍為有效低電平。在寫周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或I／O端口還不能把數(shù)據(jù)總線上的數(shù)據(jù)取走，則必須在T3之后插入等待周期Tw，這時WR*控制信號仍為有效低電平。2.8什么是指令周期?什么是總線周期?什么是時鐘周期?說明三者的關系。答：執(zhí)行一條指令所需要的時間稱為指令周期包括取指令、譯碼和執(zhí)行等操作所需的時間?！噶钪芷贑PU通過總線操作完成同內(nèi)存儲器或I/O接口之間一次數(shù)據(jù)傳送所需要的時間?！偩€周期CPUJ時鐘脈沖的重復周期稱為時鐘周期，時鐘周期是CPU的時間基準?！獣r鐘周期

三者的關系：時鐘周期是CPU的時間基準?？偩€周期至少包括4個時鐘周期即T1、T2、T3和T4，處在這些基本時鐘周期中的總線狀態(tài)稱為T狀態(tài)。一個指令周期由一個或若干個總線周期組成。2、存儲芯片的存儲容量由其地址線數(shù)N和數(shù)據(jù)線數(shù)決定:2N

×數(shù)據(jù)線數(shù)。3、存儲芯片在存儲器中的起始地址,稱為芯片高端地址,

設計時分配確定,由其片外地址線全譯碼得出→芯片的片選信號：

片外地址線數(shù)=CPU地址線數(shù)-芯片地址線數(shù)1、存儲芯片的片內(nèi)尋址范圍由其地址線實際根數(shù)N決定:

2N。第4章存儲器接口的基本技術基本知識A19……A15A14A13A12

A11A10A9A8

A7A6A5A4A3A2A1A01111111111111111111132K16K8K4K2K1K5122561286432168421512K5、存儲器設計時確定存儲芯片數(shù)的一般方法：若已有存儲芯片的容量為L×Jbit，要構成容量為M×Nbit的存儲器，需要的芯片數(shù)S為：

S=（M/L）×（N/J）6、8位微機應用系統(tǒng)中的存儲器設計要點：(1)按給定要求選擇主要芯片;(2)給存儲芯片分配地址;(3)每個存儲芯片的地址線、數(shù)據(jù)線、控制線并聯(lián),接在CPU的相應總線上；(4)按存儲芯片分配的地址,將CPU未接的高位地址,通過相應譯碼器產(chǎn)生各個芯片的片選信號，以實現(xiàn)各個芯片占據(jù)不同的地址段。4、存儲芯片在存儲器的地址范圍由其片內(nèi)尋址范圍和高端地址決定:高端地址+片內(nèi)尋址范圍“+”：連接之意。7、16位微機的奇偶存儲體將1MB內(nèi)存空間(00000H~FFFFFH)分為兩部分：

②偶存儲體—同CPU低8位數(shù)據(jù)線D0～D7相連，由A0作片選，A0=0時選中；

③奇存儲體—同CPU高8位數(shù)據(jù)線D8～D15相連，BHE作片選，當BHE=0時選中。

①CPU的A1~A19與奇偶存儲體的A0~A18對應相連，同時選通對應單元;01CPUA0~A18A0~A18偶存儲體奇存儲體低8位高8位8、8086與奇偶存儲體連接圖高8位數(shù)據(jù)低8位數(shù)據(jù)②A0低電位選中偶存儲體，輸入/出該字的低8位數(shù)據(jù)；

①CPU的A1~A19與奇偶存儲體的A0~A18對應相連，同時選通某字對應的高、低字節(jié)存儲單元;訪問該對準存儲的字，僅需一個總線周期。③BHE低電位選中奇存儲體輸入/出該字的高8位數(shù)據(jù)。9、16位微機應用系統(tǒng)中的存儲器設計要點(1)按給定要求選擇主要芯片。(2)每個存儲芯片的地址線、數(shù)據(jù)線、控制線并聯(lián),接在CPU的相應總線上：

①偶存儲片由A0選通，數(shù)據(jù)線接CPU的D0～D7。

②奇存儲片由BHE*選通，數(shù)據(jù)線接CPU的D8～D15。(3)將存儲芯片組成奇偶存儲體、并分配地址。(4)按存儲芯片分配的地址,將CPU未接的高位地址,通過相應譯碼器產(chǎn)生各個芯片的片選信號，以實現(xiàn)各個芯片占據(jù)不同的地址段。習題4.1用下列芯片構成存儲系統(tǒng)，各需要多少RAM芯片？需要多少位地址作為片外地址譯碼？設系統(tǒng)為20位地址線，并采取全譯碼方式。

(1)512×4bRAM構成16KB的存儲系統(tǒng)。解：①L=512，J=4，M=16×1024，N=8S=(16×1024/512)×(8/4)=64故構成所要求的存儲系統(tǒng),需要64片RAM芯片。

②512位芯片應有9根地址線,用在20位地址線的系統(tǒng)中,需要11位地址作為片外地址譯碼。(2)1024×1bRAM構成128KB的存儲系統(tǒng)。解：略。(3)2K×4bRAM構成64KB的存儲系統(tǒng)。解：略。(4)64K×1bRAM構成256KB的存儲系統(tǒng)。解：略。4.2現(xiàn)有一種存儲芯片容量為512×4b，若用它實現(xiàn)4KB的存儲容量，需要多少這種芯片？每片需要多少根地址線？4KB的存儲系統(tǒng)最少需要多少根地址線？解：①L=512，J=4，M=4×1024，N=8S=(4×1024/512)×(8/4)=16故構成所要求的存儲系統(tǒng),需要16片RAM芯片。

②512位芯片應有9根地址線。

③4KB的存儲系統(tǒng)最少需要12根地址線。4.3有一個2732EPROM芯片的譯碼電路，如習圖4-1所示，試計算該芯片的地址范圍及存儲容量。解：①圖中，譯碼電路G2A*接地，G1接A14。G2B*同“與門”的輸出端相連，“與門”輸入為A15～A19，只有A15～A19皆為高電平時，G2B*才為有效低電平，也就是A15～

A19為11111時，G2B*才有效。所以，只有當A14～A19為111111時，74LS138譯碼器才工作。存儲器芯片的片選信號CS*同“與門”的輸出端相連?！芭c門”的輸入同譯碼器輸出Y6*、Y7*相連，當Y6*為低電平，或Y7*為低電平時，CS*為有效低電平，存儲器芯片被選中。Y6*為低電平時A13～A11為“110”，Y3*為低電平時A13～A11為“111”。也就是說，A13和A12為“11”時，存儲器芯片就被選中?？紤]到A11已經(jīng)是芯片內(nèi)地址，因此，該存儲芯片的高端地址為A19～A12。由上述分析得出：該高端地址為11111111，即FFH。芯片2732有12根地址線，對應片內(nèi)地址范圍為000H～FFFH。故圖中芯片2732工作的地址范圍為FF000H～

FFFFFH。②芯片Intel2732有12根地址線，故存儲容量為4KB。4.4某存儲系統(tǒng),如習圖4-2所示，RAM和EPROM的存儲容量各是多少？存儲器地址分配范圍各是多少？解：①芯片的存儲容量由其地址線根數(shù)和數(shù)據(jù)線根數(shù)決定。芯片RAM有11根地址線，有8根數(shù)據(jù)線，其存儲容量為2KB。芯片EPROM有12根地址線，有8根數(shù)據(jù)線，對應的存儲容量為4KB。②芯片RAM有11根地址線，對應的片內(nèi)尋址范圍為000H～7FFH。芯片EPROM有12根地址線，對應的片內(nèi)尋址范圍為000H～FFFH。芯片的高端地址由其片選譯碼決定。圖中譯碼電路G2Ｂ*接IO/M*，G1接A19。G2A*同“與門”的輸出端相連，“與門”的輸入為A15～A18，只有A15～A18皆為高電平時，G2B*為有效低電平，也就是A15～A18為1111時，G2B*才有效。所以，只有當A15～A19為11111時，74LS138譯碼器才工作。芯片RAM的片選信號CS*同譯碼器輸出Y1*相連，當Y1*為低電平，CS*為有效低電平，芯片RAM被選中。Y1*為低電平時A14～A12為、“001”?？梢?，芯片RAM的高端地址為1111

1001，即F9H。F9H故RAM在存儲器中的地址范圍為F9000H～F97FFH。RAM片內(nèi)尋址范圍為000H～7FFH。F9H芯片EPROM的片選信號CS*同譯碼器輸出Y5*相連，當Y5*為低電平，CS*為有效低電平，芯片EPROM才被選中。Y5*為低電平時A14～A12為“101”?？梢?，芯片EPROM的高端地址為1111

1101，即FDH。EPROM當A15～A19為11111時，74LS138譯碼器才工作。故芯片EPROM在存儲器中的地址范圍為FD000H～

FDFFFH。FDH芯片EPROM的片內(nèi)尋址范圍為000H～FFFH。4.5作業(yè)4.6待作4.7在用兩片8K×8b的靜態(tài)RAM芯片6264組成的8位微機系統(tǒng)中，其存儲電路如習圖4-3所示，試計算芯片6264#1和#2的地址范圍及存儲器的總容量。解：①

#1芯片的片選為A13,其它高端地址線皆未參加。故#1芯片的高端地址將會重疊。#2芯片也是如此。即便是14