VGA顯示實驗報告-孫小喃

學生實驗報告實驗課名稱：VHDL硬件描述語言實驗項目名稱：VGA顯示專業(yè)名稱：電子科學與技術(shù)班級：32050801學號：05學生姓名：孫小喃教師姓名：程鴻亮2010年11月13日

組別第三組實驗日期2010年11月13日實驗室名稱______________成績_____實驗名稱VGA顯示實驗目的與要求目的：通過對VGA接口的顯示控制設(shè)計，理解VGA接口的時序工作原理，掌握通過計數(shù)器產(chǎn)生時序控制信號的方法以及用MEGEFUNCTION制作鎖相環(huán)的方法。要求：通過VHDL編程，在VGA顯示器上實現(xiàn)豎形彩條的顯示，顯示模式為640×48060Hz刷新率。本實驗需要使用25MHz的時鐘，而開發(fā)平臺中并沒有這個時鐘資源，所以需要通過鎖相環(huán)來實現(xiàn)。三實驗內(nèi)容1.打開QuartusII軟件，建立一個新的工程：1)單擊菜單File\NewProjectWizard…2)輸入工程的路徑、工程名以及頂層實體名。3)單擊Next>按鈕，出現(xiàn)以下窗口由于我們建立的是一個空的項目，所以沒有包含已有文件，單擊Next>繼續(xù)。4)設(shè)置我們的器件信息：5)單擊Next>，指定第三方工具：這里我們不指定第三方EDA工具，單擊Next>后結(jié)束工程建立。2.建立VHDL文件：1)單擊File\New菜單項，選擇彈出窗口中的VHDLFile項，單擊OK按鈕以建立打開空的VHDL文件，注意此文件并沒有在硬盤中保存。2)首先編制實體“color”的代碼，要求輸入為25MHz的時鐘信號，輸出為行同步、幀同步以及三色數(shù)據(jù)線RGB[2..0]信號。注意這個文件的實體名、文件名為“color”，不是頂層實體。(參考程序附后)3)生成符號由于此文件是整個工程的一個模塊，我們需要把此文件轉(zhuǎn)換為符號，以便后面可以通過繪圖方式連接電路，點擊File\Creat\Update\CreateSymbolFilesforCurrentFile菜單，生成對應的符號。3.制作鎖相環(huán)1)單擊Tools\MegaWizardPlug-InManger，在彈出的對話框中選擇第1項，以建立一個新的用戶自定義的megafunction。2)點擊Next按鈕之后，選擇列表框中的ALTPLL并指定鎖相環(huán)的輸出文件名稱，如下圖所示：3)指定器件類型和速度等級，并設(shè)置鎖相環(huán)的輸入頻率，此處選擇10MHz：4)點擊NEXT后，指定鎖相環(huán)的其他控制引腳，這里我們不使用其他控制引腳，所以取消所有選項，如下圖所示：5)點擊NEXT后，所出現(xiàn)的對話框會詢問是否添加其他時鐘輸入端，這里我們只對一個時鐘進行倍頻，所以不選擇其他時鐘：6)點擊NEXT后，指定鎖相環(huán)的輸出頻率，這里選擇25MHz，如下圖所示：7)一直點擊NEXT按鈕直到最后一步，如下圖所示，確定bsf文件被選中，這個文件就是我們在圖形輸入的時候所要使用的符號文件。點擊FINISH按鈕完成鎖相環(huán)的制作。4.編輯圖形文件1)點擊File\New菜單，新建一個原理圖文件：2)如下圖編輯圖形文件并編譯保存，所需要的元件通過雙擊空白區(qū)域即可看到：注：每個端口都要設(shè)置端口名，此端口名將出現(xiàn)在編輯引腳的列表中。5.指定引腳：單擊Assignments\AssignmentEditor，打開引腳分配編輯框：如圖所示，為每一個端口指定器件的引腳，在引腳指定過程中需要參照開發(fā)系統(tǒng)所給的I/O端口映射表，通過開發(fā)平臺上每個I/O器件附近的I/O編號，在映射表中找到相應的引腳名，填入上圖所示的對話框即可。6.編譯工程由于指定引腳之后并沒有進行全編譯，有關(guān)引腳鎖定的信息還沒有生成，所以必須重新對這個工程進行編譯，點擊Processing\StartCompliation完成編譯。7下載程序通過USB-blaster下載電纜連接PC機和開發(fā)平臺，如果首次使用下載電纜，此時操作系統(tǒng)會提示安裝驅(qū)動程序，此USB設(shè)備的驅(qū)動處于QuartusII安裝目錄中的\drivers\usb-blaster中。單擊Tool\Programmer打開下載窗口：通過對話框中的HardwareSetup按鈕，選擇下載設(shè)備：USB-Blaster。參照上圖所示的選項，點擊Start完成下載。8.連接顯示器把顯示器的VGA接口和開發(fā)平臺的VGA插座相連，可看到程序的運行結(jié)果。四實驗條件1.安裝WindowsXP系統(tǒng)的PC機；2.安裝QuartusII6.0EDA軟件；3.GW48型SOPC開發(fā)平臺；實驗原理通過VHDL編程，在VGA顯示器上實現(xiàn)豎形彩條的顯示，顯示模式為640×48060Hz刷新率。本實驗需要使用25MHz的時鐘，而開發(fā)平臺中并沒有這個時鐘資源，所以需要通過鎖相環(huán)來實現(xiàn)，具體接口如下所示：鎖相環(huán)模塊VGAPLL：inclk0：時鐘輸入端；c0：時鐘輸出端(25MHz)；顯示控制模塊：CLK：同步時鐘輸入端：HS：行同步輸出(低電平有效)；VS：幀同步輸出(低電平有效)；RGB[2..0]：三色信號輸出；注：由于RGB[2..0]輸出的是數(shù)字量，所以只能夠顯示8種色彩。VGA時序：對VGA進行編程，必須要知道VGA的相關(guān)時序，下面列出640×48060Hz顯示模式的時序。按照每秒60幀的刷新速度來計算，所需要的時鐘頻率為：頻率＝60Hz(幀數(shù))×525(行)×800(每一行像素數(shù))＝25.2MHz所以我們通過開發(fā)系統(tǒng)的10MHz時鐘資源，利用FPGA上的鎖相環(huán)產(chǎn)生25MHz的頻率即可。雖然沒有達到精確的25.2MHz的時鐘頻率(刷新率可能會是59Hz)，但是并不會造成影響。源代碼ibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycolorisport(clk:instd_logic; hs:bufferstd_logic; vs:bufferstd_logic; rgb:outstd_logic_vector(2downto0));endentitycolor;architectureoneofcolorisbegin process(clk) variables:integerrange0to800:=0; variablet:integerrange0to525:=0; begin if(clk'eventandclk='1')then if(s=800)then s:=1; if(t=525)then t:=1; else t:=t+1; endif; else s:=s+1; endif; endif;if(s>8ands<105)then hs<='0'; else hs<='1'; endif; if(t=3ort=4)then vs<='0'; else vs<='1'; endif; if(t>37andt<518)then casesis when153to232=>rgb<="000"; when233to312=>rgb<="001"; when313to392=>rgb<="010"; when393to472=>rgb<="011"; when473to552=>rgb<="100"; when553to632=>rgb<="101"; when633to712=>rgb<="110"; when713to792=>rgb<="111"; whenothers=>rgb<="XXX"; endcase; else rgb<="XXX"; endif; endprocess;endarchitectureone;實驗結(jié)果與分析1、編輯圖形文件并編譯保存，所需要的元件通過雙擊空白區(qū)域即可看到：每個端口都要設(shè)置端口名，此端口名將出現(xiàn)在編輯引腳的列表中。2、以下是彩條的顯示效果(CRT顯示器，以下是部分畫面)討論和回答問題及體會：這次實驗，通過對VGA接口的顯示控制設(shè)計，理解了V