數(shù)字邏輯實(shí)驗(yàn)報(bào)告

數(shù)字邏輯課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告——實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)，鬧鐘的數(shù)字鐘jsj11姓名：xxx學(xué)號(hào)：xx72012年6月18日 實(shí)驗(yàn)?zāi)康模簩W(xué)會(huì)應(yīng)用數(shù)字系統(tǒng)設(shè)計(jì)方法進(jìn)行電路設(shè)計(jì)；進(jìn)一步提高QuartusII軟件的開發(fā)應(yīng)用能力；培養(yǎng)學(xué)生書寫綜合實(shí)驗(yàn)報(bào)告的能力。實(shí)驗(yàn)要求：根據(jù)實(shí)驗(yàn)任務(wù)，選擇最佳設(shè)計(jì)方案，綜合運(yùn)用QuartusII軟件的各種設(shè)計(jì)方法設(shè)計(jì)出層次分明、結(jié)構(gòu)清楚、電路優(yōu)化、VHDL語言描述簡(jiǎn)潔的完整設(shè)計(jì)文件。通過仿真直至下載來驗(yàn)證設(shè)計(jì)的正確性。設(shè)計(jì)任務(wù)及要求能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能。能利用實(shí)驗(yàn)板上的按鍵實(shí)現(xiàn)校時(shí)，校分及清零功能。能利用實(shí)驗(yàn)板上的揚(yáng)聲器做整點(diǎn)報(bào)時(shí)。鬧鐘功能。在QuartusII中采用層次化設(shè)計(jì)方法進(jìn)行設(shè)計(jì)。完成全部電路設(shè)計(jì)后在實(shí)驗(yàn)板上下載，驗(yàn)證設(shè)計(jì)課題的正確性。四．設(shè)計(jì)方案（一）.頂層圖按下“SA”鍵時(shí)，計(jì)時(shí)器迅速遞增，并按24小時(shí)循環(huán)，計(jì)滿23小時(shí)后再回00；按下“SB”鍵時(shí)，計(jì)時(shí)器迅速遞增，并按60分鐘循環(huán)，計(jì)滿59分鐘后再回00；但不向高位進(jìn)位。按下“SC”鍵后，秒清零。計(jì)時(shí)（24進(jìn)制計(jì)數(shù)器），計(jì)分（60進(jìn)制計(jì)數(shù)器）、計(jì)秒（60進(jìn)制計(jì)數(shù)器）模塊由10進(jìn)制計(jì)數(shù)器（74160）連接構(gòu)成。鬧鐘部分：K1控制設(shè)置時(shí)開關(guān)，K2控制設(shè)置分開關(guān)，s4,s5分別設(shè)置鬧鐘時(shí)和分。輸出部分：Speaker連揚(yáng)聲器，其它輸出連八段數(shù)碼管。（二）．二十四進(jìn)制模塊：1.用于時(shí)鐘的二十四進(jìn)制原理圖：count24說明：二十四進(jìn)制計(jì)數(shù)器在十進(jìn)制計(jì)數(shù)器（此處選74160）上改變2.用于鬧鐘的二十四進(jìn)制原理圖：2count24注：在前圖的基礎(chǔ)上將EP，ET改為輸入端。（三）．六十進(jìn)制原理圖：count60（說明：也是在十進(jìn)制計(jì)數(shù)器（此處選74160）上改變）此圖用于時(shí)鐘計(jì)時(shí)，對(duì)于鬧鐘的，clr接高電平，將ep,et改為輸入端（四）．分頻模塊：freq_divider說明：從頻率為1KHz的時(shí)鐘信號(hào)里分出，512Hz,64Hz,4Hz,1Hz（五）.動(dòng)態(tài)掃描模塊：ndtsm說明：sf在顯示時(shí)鐘與鬧鐘設(shè)置之間切換LIBRARYIEEE;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYndtsmISPORT(clk,sf:instd_logic;h,m,s,nh,nm:instd_logic_vector(7downto0);seg7out:outstd_logic_vector(6downto0);sel:bufferstd_logic_vector(2downto0));ENDndtsm;ARCHITECTUREbehaviorOFndtsmISsignalkey:std_logic_vector(3downto0);BEGINPROCESS(clk)variabledount:std_logic_vector(2downto0):="000";BEGINIF(rising_edge(clk))thenIFdount="101"thendount:="000";ELSEdount:=dount+1;ENDIF;ENDIF;sel<=dount;endprocess;PROCESS(key)BEGINcasekeyiswhen"0000"=>seg7out<="0111111";when"0001"=>seg7out<="0000110";when"0010"=>seg7out<="1011011";when"0011"=>seg7out<="1001111";when"0100"=>seg7out<="1100110";when"0101"=>seg7out<="1101101";when"0110"=>seg7out<="1111101";when"0111"=>seg7out<="0000111";when"1000"=>seg7out<="1111111";when"1001"=>seg7out<="1101111";when"1010"=>seg7out<="1110111";when"1011"=>seg7out<="1111100";when"1100"=>seg7out<="0111001";when"1101"=>seg7out<="1011110";when"1110"=>seg7out<="1111001";when"1111"=>seg7out<="1110001";whenothers=>null;ENDCASE;ENDPROCESS;PROCESS(sel)BEGINIFsf='0'THENCASEselISwhen"000"=>key<=h(7downto4);when"001"=>key<=h(3downto0);when"010"=>key<=m(7downto4);when"011"=>key<=m(3downto0);when"100"=>key<=s(7downto4);when"101"=>key<=s(3downto0);whenothers=>null;ENDCASE;ELSECASEselISwhen"000"=>key<=nh(7downto4);when"001"=>key<=nh(3downto0);when"010"=>key<=nm(7downto4);when"011"=>key<=nm(3downto0);whenothers=>null;ENDCASE;ENDIF;ENDPROCESS;ENDbehavior;（六）.整點(diǎn)報(bào)時(shí)模塊：zdbs說明：當(dāng)時(shí)鐘分達(dá)到59時(shí)，秒到50時(shí)開始每?jī)擅腠懸淮?，頻率為512Hz,到00時(shí)響的頻率為1KHz。libraryieee;USEieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYzdbsISPORT(mh,ml,sh,sl:instd_logic_vector(3downto0);sig500,sig1K:outstd_logic);ENDzdbs;ARCHITECTUREbehaviorofzdbsISbeginsig500<='1'whenmh="0101"andml="1001"andsh="0101"and(sl="0000"orsl="0010"orsl="0100"orsl="0110"orsl="1000")else'0';sig1K<='1'whenmh="0000"andml="0000"andsh="0000"andsl="0000"else'0';endbehavior;（七）.比較模塊：copm(即判斷時(shí)鐘是否到了所設(shè)定的鬧鐘時(shí)間，若到了，則輸出為1)libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycopmisport(q:instd_logic;jh,jm:instd_logic_vector(7downto0);nh,nm:instd_logic_vector(7downto0);con:outstd_logic);endcopm;ARCHITECTUREbehaviorofcopmISbegincon<='1'whenjh=nhandjm=nmandq='1'else'0';endbehavior;五．設(shè)計(jì)過程中出現(xiàn)的問題：1，24進(jìn)制模塊和60進(jìn)制模塊仿真時(shí)，還差了一位滿時(shí)就已進(jìn)位，原因：本應(yīng)采用置數(shù)法，用了置零法，解決辦法，改過來仿真就對(duì)了。2，時(shí)鐘和分鐘跑的很快，解決辦法，去掉原原理圖時(shí)和分輸入端后的非門，原因，機(jī)器中的邏輯和原圖中在這一部分相反。3，在整點(diǎn)報(bào)時(shí)過程中，分滿60后，時(shí)不進(jìn)位，且手動(dòng)調(diào)解時(shí)，分過30時(shí)，時(shí)鐘進(jìn)位，59時(shí)又進(jìn)位一次，滿60時(shí)再進(jìn)位。解決辦法，去掉原理圖b輸入端的非門，原因，此處的邏輯機(jī)器也與原圖中相反。4，揚(yáng)聲器不響，用同學(xué)的實(shí)驗(yàn)箱試驗(yàn)后發(fā)現(xiàn)是揚(yáng)聲器壞了，換了一個(gè)后，正常工作，繼續(xù)實(shí)驗(yàn)。六．課程設(shè)計(jì)的體悟：在此次課程設(shè)計(jì)過程中暴露出了自身很多問