基于fpga的高速超聲信號(hào)采集系統(tǒng)設(shè)計(jì)

基于fpga的高速超聲信號(hào)采集系統(tǒng)設(shè)計(jì)

超聲檢測(cè)技術(shù)作為一種重要的無(wú)損檢測(cè)方法，提供了一種有效的方法來(lái)評(píng)估固體材料的微觀組織和相關(guān)力學(xué)能、微觀和宏觀連續(xù)性。超聲波檢測(cè)早期僅使用模擬信號(hào)分析,需要通過(guò)有經(jīng)驗(yàn)的無(wú)損檢測(cè)人員對(duì)信號(hào)進(jìn)行人工分析才能得出正確的結(jié)論。20世紀(jì)80年代后期,由于計(jì)算機(jī)技術(shù)和高速模/數(shù)轉(zhuǎn)換器件(A/D)的快速發(fā)展,使超聲波信號(hào)的數(shù)字化采集和分析成為可能。目前國(guó)內(nèi)也相繼出現(xiàn)了許多數(shù)字化超聲波檢測(cè)設(shè)備,并已成為超聲波檢測(cè)的發(fā)展方向。但是,由于受到高速A/D和高速存儲(chǔ)技術(shù)的限制,這些設(shè)備也僅停留在較低頻率的超聲波檢測(cè)的信號(hào)處理上。因此,對(duì)高速A/D技術(shù)及大容量緩沖技術(shù)進(jìn)行研究,并應(yīng)用到超聲波檢測(cè)工程上去,是一項(xiàng)具有現(xiàn)實(shí)意義的課題。介紹了一種基于FPGA的高速超聲信號(hào)A/D采集方法,并從超聲檢測(cè)的實(shí)際應(yīng)用要求出發(fā),詳細(xì)地介紹了含有FIFO存儲(chǔ)器的A/D采樣控制電路的設(shè)計(jì)方法。1高速a-d數(shù)據(jù)的采集1.1高檢測(cè)頻率和高采樣率的選擇本文是針對(duì)超聲波工業(yè)檢測(cè)設(shè)備而開發(fā)的高速數(shù)據(jù)采集技術(shù),因此,檢測(cè)對(duì)象基本為鋼鐵材料。超聲波在鋼中傳播縱波cL的速度為5900m/s,橫波cS的速度為3230m/s,速度c、距離(聲程)D和時(shí)間t的關(guān)系式為:D=c?tD=c?t可見對(duì)于厚度較薄的工件,傳播時(shí)間很短。如果采用直探頭反射法進(jìn)行檢測(cè)(圖1),聲波在工件有效檢測(cè)范圍內(nèi)的一次反射回波信號(hào)傳播時(shí)間為:t=2Hct=2Ηc式中H表示工件厚度。如果采用斜探頭反射法進(jìn)行檢測(cè)(圖2和3),則要考慮探頭入射角φ和幾次聲程的影響。采用一次聲程探傷,聲波在工件有效檢測(cè)范圍內(nèi)的傳播時(shí)間為:t=2Hcosφ?ct=2Ηcosφ?c采用二次聲程探傷,聲波在工件有效檢測(cè)范圍內(nèi)的傳播時(shí)間為:t=4Hcosφ?ct=4Ηcosφ?c從以上各式可以看出,對(duì)于鋼質(zhì)材料的超聲波檢測(cè),由于傳播時(shí)間很短,一般需采用較高的檢測(cè)頻率。尤其對(duì)于薄壁材料,為了得到足夠的縱向分辨力,采用高的檢測(cè)頻率就更為重要。如對(duì)1mm厚的材料,若采用直探頭反射法進(jìn)行檢測(cè),其傳播時(shí)間僅為0.619μs,要達(dá)到10%(0.1mm)的檢測(cè)精度,必須能分辨0.0619μs的信號(hào)周期,才不至于因信號(hào)重疊而無(wú)法分辨。這就要求檢測(cè)頻率fM至少大于16.2MHz(1/0.0619μs)。采樣頻率FN必須滿足Nyquist條件:FN>2,也就是至少要達(dá)到32.4MHz。但是對(duì)于超聲檢測(cè)而言,如果僅高于工作頻率的兩倍,在采樣過(guò)程中很有可能會(huì)漏檢最高信號(hào)值。因此其采樣率往往要求大于檢測(cè)頻率的3～4倍。所以在實(shí)際應(yīng)用中,對(duì)于超聲信號(hào)的采集一般需要65MHz甚至更高。當(dāng)然,整個(gè)系統(tǒng)為了滿足不同檢測(cè)要求的需要,采樣速率是可以調(diào)整的。在檢測(cè)頻率不是很高時(shí),可以降低采樣速率,以減小緩沖容量的要求。由于整個(gè)系統(tǒng)的采樣速率較高,要對(duì)信號(hào)數(shù)據(jù)進(jìn)行實(shí)時(shí)存儲(chǔ),就需要使用高速緩存器。緩存器的容量應(yīng)該能使探測(cè)范圍內(nèi)的時(shí)域信號(hào)得以保存。假設(shè)選用了128kB容量的緩存器。在80MHz采樣速率的情況下,128kB緩存器可存儲(chǔ)的時(shí)域信號(hào)的時(shí)間長(zhǎng)度為:t=12880=1.6mst=12880=1.6ms這種采樣頻率一般用于檢測(cè)頻率較高的信號(hào)的采集。用高檢測(cè)頻率檢測(cè)薄壁材料時(shí),往往采用縱波入射和45°斜探頭一次聲程的橫波入射方式。在同樣厚度的工件中,橫波入射方式檢測(cè)的時(shí)域信號(hào)時(shí)間長(zhǎng)度較長(zhǎng),該容量的緩存器可適應(yīng)的最大工件厚度為:H=1.6×3230×cos45°2≈1.83mΗ=1.6×3230×cos45°2≈1.83m薄壁材料遠(yuǎn)小于該厚度值,因此所設(shè)計(jì)的緩存器容量是足夠的。對(duì)于較厚的工件,一般采用1～5MHz的檢測(cè)頻率,30MHz的采樣頻率,足以滿足信號(hào)數(shù)據(jù)采樣的要求。這時(shí)128kB緩存器可存儲(chǔ)的時(shí)域信號(hào)的時(shí)間長(zhǎng)度為:t=12830≈4.3mst=12830≈4.3ms即使用70°斜探頭二次聲程的橫波入射方式,該容量的緩存器可適應(yīng)的最大工件厚度為:H=4.3×3230×cos70°4≈1.19mΗ=4.3×3230×cos70°4≈1.19m這已能適應(yīng)壓力容器等工業(yè)檢測(cè)的需要(核電站反應(yīng)堆壓力容器的壁厚只在250mm左右)。1.2fpgaa/d采樣及讀取控制概述為了滿足對(duì)超聲波信號(hào)進(jìn)行高速采集的要求,設(shè)計(jì)中A/D轉(zhuǎn)換器采用AD9054芯片。該芯片采用+5V單電源供電,轉(zhuǎn)換電壓量程為1V,轉(zhuǎn)換速率最高為200MHz,有兩個(gè)8位TTL數(shù)據(jù)輸出端口,可工作于單/雙口輸出兩種模式。在單通道模式下,最高采樣頻率達(dá)100MHz。輸入模擬帶寬為350MHz。根據(jù)A/D轉(zhuǎn)換器的動(dòng)態(tài)特性,系統(tǒng)采用80MHz的采樣頻率,完全能滿足超聲檢測(cè)的實(shí)際應(yīng)用要求。由于速度匹配的問題,高速A/D變換后的數(shù)據(jù)是不能直接進(jìn)入計(jì)算機(jī)內(nèi)存的,否則會(huì)造成數(shù)據(jù)的丟失。為此在電路中采用了一個(gè)大容量的FIFO緩沖器,在此使用TI公司生產(chǎn)的SN74V293芯片。該芯片容量為65536×18或131072×9,最快讀寫周期可達(dá)6ns,完全滿足80MHz采樣數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)。由于系統(tǒng)數(shù)據(jù)分辨率為8位,所以選擇了131072×9位的工作模式,可以一次存儲(chǔ)128kB數(shù)據(jù)。對(duì)FIFO的讀寫操作都是在時(shí)序控制模塊的控制下進(jìn)行的,由于其先進(jìn)先出的特性,數(shù)據(jù)的讀寫都無(wú)需提供地址信號(hào),簡(jiǎn)化了電路的設(shè)計(jì),提高了數(shù)據(jù)的吞吐率。由于FPGA兼有時(shí)鐘頻率高、內(nèi)部時(shí)延小;全部控制邏輯由硬件完成、速度快、效率高;組成形式靈活、可以集成外圍控制、譯碼和接口電路等一系列的特點(diǎn),因此在高速數(shù)據(jù)采集方面,FPGA有單片機(jī)和DSP無(wú)法比擬的優(yōu)勢(shì)?；诖?使用FPGA芯片代替單片機(jī)進(jìn)行系統(tǒng)邏輯控制,并詳細(xì)講述了基于FPGA的A/D采樣以及FIFO讀寫控制方法。這里具體采用ALTERA公司的FPGA芯片EP1C3T144來(lái)協(xié)調(diào)各個(gè)部分相互工作,完成各模塊之間的時(shí)序控制。2半滿遺傳信號(hào)輸出數(shù)字化采集過(guò)程主要包括A/D采集和FIFO的讀寫過(guò)程。圖4是基于FPGA的高速A/D采集以及FIFO讀寫控制的原理框圖。圖中,EP1C3T144送往AD9054的信號(hào)為一個(gè)DS同步信號(hào),DEMUXˉˉˉˉˉˉˉˉˉˉˉˉˉDEΜUXˉ輸出數(shù)據(jù)模式選擇信號(hào)和采樣時(shí)鐘信號(hào)ENCODE,送往SN74V293的信號(hào)包括讀(寫)使能信號(hào)W(R)EN,讀(寫)時(shí)鐘信號(hào)W(R)CLK以及輸出使能信號(hào)OE。SN74V293反饋給EP1C3T144的則是全滿FF/IR和半滿HF標(biāo)志信號(hào),用來(lái)對(duì)FIFO進(jìn)行讀寫控制。上電復(fù)位后,EP1C3T144會(huì)發(fā)一個(gè)DS同步脈沖和DEMUXˉˉˉˉˉˉˉˉˉˉˉˉˉDEΜUXˉ輸出數(shù)據(jù)模式選擇給AD9054。由于設(shè)計(jì)中采用的是單通道工作模式,EP1C3T144將DEMUXˉˉˉˉˉˉˉˉˉˉˉˉˉDEΜUXˉ設(shè)置為高電平,而將DS設(shè)置為低電平。然后給AD9054提供一個(gè)采樣時(shí)鐘信號(hào)ENCODE,并在ENCODE的上升沿激活采樣和轉(zhuǎn)換過(guò)程。由于數(shù)據(jù)輸出有四個(gè)周期的延時(shí),所以在四個(gè)時(shí)鐘后,EP1C3T144輸出寫使能信號(hào)WEN有效,同時(shí)在寫時(shí)鐘信號(hào)WCLK的控制下將AD9054輸出的單8位數(shù)據(jù)信號(hào)送往SN74V293。由于SN74V293是工作在131072×9位的工作模式,所以將輸入口不用的高1位接地處理。數(shù)據(jù)從SN74V293中讀出送往PCI總線則由半滿標(biāo)志HF控制。SN74V293的半滿標(biāo)志有效且全滿標(biāo)志FF/IR無(wú)效,EP1C3T144將輸出OE和REN有效,并使SN74V293在RCLK信號(hào)控制下將數(shù)據(jù)讀出,AD0954繼續(xù)進(jìn)行A/D轉(zhuǎn)換,并將數(shù)據(jù)寫入SN74V293。一旦全滿標(biāo)志有效,SN74V293只進(jìn)行讀操作,EP1C3T144將停止ENCODE的脈沖輸出中止A/D轉(zhuǎn)換,并置WEN信號(hào)無(wú)效。3fifo時(shí)長(zhǎng)為半滿狀態(tài)AD9054在輸出模式設(shè)定以后便可在時(shí)鐘的控制下啟動(dòng)A/D轉(zhuǎn)換,開始采集數(shù)據(jù),并將轉(zhuǎn)換后的數(shù)據(jù)順次寫入FITO中。其時(shí)序控制如圖5所示。由于ADC的輸出延時(shí),啟動(dòng)ADC采集后,延遲四個(gè)時(shí)鐘周期,即在采樣時(shí)鐘的第一個(gè)上升沿之后的第四個(gè)上升沿送出FIFO的寫時(shí)鐘WCLK和寫使能信號(hào)WEN,把A/D采集的數(shù)據(jù)送到FIFO中。在每個(gè)時(shí)鐘的上升沿檢查FIFO的HF和FF引腳,若HF=0,說(shuō)明FIFO已經(jīng)達(dá)到半滿狀態(tài),EP1C3T144將輸出OE和REN有效,并使SN74V293在RCLK的控制下將數(shù)據(jù)讀出。若此時(shí)FF=0,說(shuō)明FIFO已處于全滿狀態(tài),EP1C3T144將停止ENCODE的脈沖輸出中止A/D轉(zhuǎn)換,并置WEN信號(hào)無(wú)效,否則,AD0954繼續(xù)進(jìn)行A/D轉(zhuǎn)換,并執(zhí)行寫操作。4系統(tǒng)邏輯控制提出了一種基于高速A