數(shù)字電子技術(shù)（山東聯(lián)盟-山東華宇工學(xué)院）智慧樹知到課后章節(jié)答案2023年下山東華宇工學(xué)院

數(shù)字電子技術(shù)（山東聯(lián)盟-山東華宇工學(xué)院）智慧樹知到課后章節(jié)答案2023年下山東華宇工學(xué)院山東華宇工學(xué)院

第一章測試

以下表達(dá)式中符合邏輯運(yùn)算法則的是（

）

A:1+1=10B:C·C=C2C:A+1=1D:0<1

答案:A+1=1

1+1=（

）

A:1B:0C:10D:01

答案:10

下列幾種說法中與BCD碼的性質(zhì)不符的是（）

A:一組四位二進(jìn)制數(shù)組成的碼只能表示一位十進(jìn)制數(shù)B:BCD碼是一種從0000~1111中人為選定十個的代碼

C:BCD碼是一組四位二進(jìn)制數(shù)，能表示十六以內(nèi)的任何一個十進(jìn)制數(shù)D:BCD碼有多種

答案:BCD碼是一組四位二進(jìn)制數(shù)，能表示十六以內(nèi)的任何一個十進(jìn)制數(shù)

反碼是（11011101），對應(yīng)的十進(jìn)制數(shù)是（）

A:-34

B:-93C:-24D:-35

答案:-34

邏輯代數(shù)又稱為布爾代數(shù)。

A:對B:錯

答案:對

最簡與或式的標(biāo)準(zhǔn)有兩個，即與項(xiàng)數(shù)最少、每個與項(xiàng)中變量數(shù)最少。（）

A:錯B:對

答案:對

十進(jìn)制數(shù)轉(zhuǎn)換到二進(jìn)制數(shù)時小數(shù)部分采用的方法是（）

A:乘10取整法B:除10取余法C:除2取余法2D:乘2取整法

答案:乘2取整法

下列邏輯函數(shù)屬于與非式的是（）

A:AB:CC:BD:D

答案:B

以下代碼中為無權(quán)碼的為（）。

A:5421BCD碼B:余三碼C:8421BCD碼D:格雷碼

答案:余三碼;格雷碼

下列四個數(shù)中，與十進(jìn)制數(shù)（163）10不相等的是（）

A:（10100011）2

B:（000101100011）8421BCD

C:(A3)16D:（203）8

答案:（203）8

函數(shù)F，用卡諾圖化簡，其卡諾圖如下是否正確（）

A:錯B:對

答案:對

.函數(shù)F，化簡的最簡與-或表達(dá)式是否正確（）。

A:對B:錯

答案:對

與非門是基本邏輯門電路。

A:錯B:對

答案:錯

A+A=2A。

A:錯B:對

答案:錯

已知某電路的真值表如下，該電路的邏輯表達(dá)式為(

)。

A:Y=C

B:Y=ABCC:Y=AB+C

答案:Y=AB+C

第二章測試

1.TTL集成門電路是有雙極型三極管組成的

A:對B:錯

答案:對

2.TTL輸出級采用了什么結(jié)構(gòu)

A:達(dá)林頓結(jié)構(gòu)B:三極管串并聯(lián)結(jié)構(gòu)C:放大結(jié)構(gòu)D:三極管串聯(lián)結(jié)構(gòu)

答案:達(dá)林頓結(jié)構(gòu)

3.TTL集成門電路輸入級實(shí)現(xiàn)與的邏輯功能

A:對B:錯

答案:對

4.集成開路與非門電路也叫作OC門

A:錯B:對

答案:對

5.CMOS集成電路中的場效應(yīng)管是什么類型的？

A:增強(qiáng)型B:一個增強(qiáng)型一個耗盡型C:耗盡型

答案:增強(qiáng)型

6.CMOS門電路突出的優(yōu)點(diǎn)是功耗小，抗干擾能力強(qiáng)

A:對B:錯

答案:對

7.CMOS集成門電路閑置輸入端應(yīng)與使用輸入端并聯(lián)

A:對B:錯

答案:錯

8.在CMOS集成電路中為了保證管子的電流不超過允許值應(yīng)在輸出端與電容之間串接一個（）

A:電抗器B:電容C:電阻

答案:電阻

9.二極管與門電路中輸入端均為高電平時輸出為（）

A:高電平B:低電平C:0

答案:高電平

10.由于非門的輸出信號與輸入的反相，所以非門也稱為反相器

A:對B:錯

答案:對

11.集成門電路中的開關(guān)元件主要有MOS管、二極管和三極管

A:對B:錯

答案:對

12.CMOS管的噪聲容限比較低

A:對B:錯

答案:錯

13.TTL集成電路在使用過程中對于閑置的輸入端一般不懸空，目的是為了減少干擾。

A:錯B:對

答案:對

14.TTL電路驅(qū)動CMOS電路時主要考慮電流驅(qū)動是否匹配的問題。

A:對B:錯

答案:錯

對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平

A:錯B:對

答案:對

第三章測試

以下錯誤的是（）

A:實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全加器B:編碼器可分為普通全加器和優(yōu)先編碼器C:實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器D:數(shù)字比較器可以比較數(shù)字大小

答案:實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全加器

在下列邏輯電路中，不是組合邏輯電路的有（

）。

A:寄存器B:譯碼器C:全加器D:編碼器

答案:寄存器

電路的輸出態(tài)不僅與當(dāng)前輸入信號有關(guān)，還與前一時刻的電路狀態(tài)有關(guān)，這種電路為（

）。

A:組合電路B:時序電路

答案:時序電路

若在編碼器中有50個編碼對象，則輸出二進(jìn)制代碼位數(shù)至少需要（

）位。

A:6B:5C:10D:50

答案:6

一個譯碼器若有100個譯碼輸出端，則譯碼輸入端至少有（

）個。

A:7B:5C:6D:8

答案:7

引起組合邏輯電路中競爭與冒險的原因是

A:電路延時

B:邏輯關(guān)系錯C:干擾信號D:電源不穩(wěn)定

答案:電路延時

能實(shí)現(xiàn)并-串轉(zhuǎn)換的是（

）。

A:數(shù)據(jù)選擇器B:譯碼器C:數(shù)值比較器D:數(shù)據(jù)分配器

答案:數(shù)據(jù)選擇器

欲設(shè)計(jì)一個3位無符號數(shù)乘法器（即3×3），需要（

）位輸入及（

）位輸出信號。

A:3，3B:3，6C:6，6D:6，3

答案:6，6

在二——十進(jìn)制譯碼器中，未使用的輸入編碼應(yīng)做約束項(xiàng)處理。

A:對B:錯

答案:對

編碼器在任何時刻只能對一個輸入信號進(jìn)行編碼。

A:對B:錯

答案:對

優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個編碼信號同時有效。

A:對B:錯

答案:錯

有競爭必然有冒險，有冒險也必然有競爭。

A:對B:錯

答案:錯

共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。

A:對B:錯

答案:對

3位二進(jìn)制編碼器是3位輸入、8位輸出。

A:錯B:對

答案:錯

串行進(jìn)位加法器的優(yōu)點(diǎn)是電路簡單、連接方便，而且運(yùn)算速度快。

A:錯B:對

答案:錯

第四章測試

各觸發(fā)器的信號來源不同的計(jì)數(shù)器稱為同步計(jì)數(shù)器。

A:錯B:對

答案:錯

同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器也存在空翻。

A:錯B:對

答案:錯

觸發(fā)器是由邏輯門電路組成，所以它的功能特點(diǎn)是（）

A:全部是由門電路組成的B:它有記憶功能C:和邏輯門電路功能相同D:沒有記憶功能

答案:它有記憶功能

下列觸發(fā)器中，不能用于移位寄存器的是（）。

A:D觸發(fā)器B:T觸發(fā)器C:JK觸發(fā)器D:基本RS觸發(fā)器

答案:基本RS觸發(fā)器

下列幾種觸發(fā)器中，哪種觸發(fā)器的邏輯功能最靈活（）

A:RSB:TC:JKD:D

答案:JK

要使JK觸發(fā)器的狀態(tài)和當(dāng)前狀態(tài)相反，所加激勵信號J和K應(yīng)該是（）

A:10B:00C:11D:01

答案:11

對于同步觸發(fā)的D型觸發(fā)器，要使輸出為1，則輸入信號D滿足（）

A:D=0B:D=1C:D=0或D=1D:不確定

答案:D=1

對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（）

A:QB:0C:不確定D:1

答案:Q

設(shè)計(jì)一個3進(jìn)制計(jì)數(shù)器可用2個觸發(fā)器實(shí)現(xiàn)。

A:錯B:對

答案:對

構(gòu)成一個5進(jìn)制計(jì)數(shù)器需要5個觸發(fā)器

A:對B:錯

答案:錯

.三態(tài)門輸出為高阻時，其輸出線上電壓為高電平

A:錯B:對

答案:錯

16個觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是32

A:錯B:對

答案:錯

組合邏輯電路通常由觸發(fā)器組合而成。

A:對B:錯

答案:錯

觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時觸發(fā)器處于1態(tài)

A:對B:錯

答案:對

要使JK觸發(fā)器的狀態(tài)由0轉(zhuǎn)為1，所加激勵信號JK應(yīng)為00

A:對B:錯

答案:錯

第五章測試

設(shè)計(jì)一個同步七進(jìn)制加法計(jì)數(shù)器需要選擇（）個觸發(fā)器。

A:7

B:3C:2D:6

答案:3

時序邏輯電路的分類原則是根據(jù)觸發(fā)器的種類來區(qū)分的。

A:對B:錯

答案:錯

同步時序邏輯電路是由同一個脈沖觸發(fā)的。

A:錯B:對

答案:對

同步時序邏輯電路進(jìn)入無效狀態(tài)時，能夠自動返回有效狀態(tài)。

A:對B:錯

答案:錯

在分析同步時序邏輯電路是如果沒有給出初始狀態(tài)時，可以人為假定一個狀態(tài)。

A:錯B:對

答案:對

可以根據(jù)（）和輸出方程畫出邏輯圖。

A:特征方程

B:時鐘方程C:狀態(tài)方程D:驅(qū)動方程

答案:驅(qū)動方程

設(shè)計(jì)一個同步五進(jìn)制加法器，應(yīng)該有幾種不同的狀態(tài)？

A:4B:6C:5D:3

答案:5

時序邏輯電路的輸出僅與輸入有關(guān)系。

A:錯B:對

答案:錯

圖示電路的功能為（）。

A:并行寄存器B:移位寄存器C:序列信號發(fā)生器D:計(jì)數(shù)器

答案:移位寄存器

由3級觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為（）。

A:6和3B:8和8C:3和6D:6和8

答案:3和6

現(xiàn)欲將一個數(shù)據(jù)串延時4個CP的時間，則最簡單的辦法采用（）。

A:4位并行寄存器B:4位移位寄存器C:4進(jìn)制計(jì)數(shù)器D:4位加法器

答案:4位移位寄存器

把一個5進(jìn)制計(jì)數(shù)器與一個10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。

A:對B:錯

答案:錯

要產(chǎn)生10個順序脈沖，若用四位雙向移位寄存器CT74LS194（不帶反饋邏輯）來實(shí)現(xiàn)，需要（）片。

A:5B:4C:10D:3

答案:3

十進(jìn)制計(jì)數(shù)器最高位輸出的頻率是輸入CP脈沖頻率的（）。

A:1/4B:1/10

C:1/5D:1/8

答案:1/10

某電視機(jī)水平—垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要（）個觸發(fā)器。

A:60B:525C:31500D:10

答案:10

第六章測試

TTL單定時器型號的最后幾位數(shù)字為（）

A:7555B:556C:555D:7556

答案:555

多諧振蕩器可產(chǎn)生（

）。

A:三角波

B:矩形脈沖C:正弦波D:鋸齒波

答案:矩形脈沖

石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（）。

A:振蕩頻率穩(wěn)定B:輸出波形邊沿陡峭

C:速度高D:電路簡單

答案:振蕩頻率穩(wěn)定

施密特觸發(fā)器可用于將三角波變換成正弦波。

A:錯B:對

答案:錯

單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。

A:錯B:對

答案:錯

為方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，應(yīng)采用（）

A:DACB:JK觸發(fā)器

C:施密特觸發(fā)器D:ADC

答案:施密特觸發(fā)器

單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tw表示，與電路中RC成正比。

A:錯B:對

答案:錯

多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

A:對B:錯

答案:對

施密特觸發(fā)器具有回差現(xiàn)象，又稱電壓滯后特性。

A:錯B:對

答案:對

某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài)，在外加觸發(fā)信號時，輸出跳變?yōu)?態(tài)，因此，其穩(wěn)態(tài)為（）態(tài)，暫穩(wěn)態(tài)為（）態(tài)。

A:1，1B:1，0

C:0，0D:0，1

答案:0，1

以下不是常見的脈沖產(chǎn)生與整形電路的是（）

A:單穩(wěn)態(tài)觸發(fā)器B:施密特觸發(fā)器

C:多諧振蕩器D:觸發(fā)器

答案:觸發(fā)器

為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用（）

A:多諧振蕩器B:施密特觸發(fā)器C:石英晶體振蕩器D:單穩(wěn)態(tài)觸發(fā)器

答案:石英晶體振蕩器

占空比q是指矩形波低電平持續(xù)時間與其周期之比。

A:錯B:對

答案:錯

是由555定時器構(gòu)成的（），它可將緩慢變化的輸入信號變換為矩形。由于存在回差電壓，所以該電路的抗干擾能力提高了。

A:施密特觸發(fā)器B:單穩(wěn)態(tài)觸發(fā)器C:多諧振蕩器

D:石英晶體振蕩器

答案:施密特觸發(fā)器

微分電路是一種能夠?qū)⑤斎氲木匦蚊}沖變換為正負(fù)尖脈沖的波形變換電路。

A:錯B:對

答案:對

第七章測試

最小輸出電壓和最大輸出電壓之比叫做分辨率，它取決于D/A轉(zhuǎn)換器的位數(shù)。

A:對B:錯

答案:對

分辨率以二進(jìn)制代碼表示，位數(shù)越多分辨率越低。

A:錯B:對

答案:錯

D/A轉(zhuǎn)換器的種類很多，根據(jù)位權(quán)網(wǎng)絡(luò)的不同，可分為權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、T型和倒T型網(wǎng)絡(luò)D/A轉(zhuǎn)換器、權(quán)電流型D/A轉(zhuǎn)換器、權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器等。

A:錯B:對

答案:對

D/A轉(zhuǎn)換器可以認(rèn)為是一種（）電路，它能將（）信號轉(zhuǎn)換為（）信號。

A:譯碼模擬數(shù)字B:編碼數(shù)字模擬C:譯碼數(shù)字模擬D:編碼模擬數(shù)字

答案:譯碼數(shù)字模擬

8位倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，設(shè)UREF=-10V，RF=R，則最小輸出電壓為（）V。

A:10/64B:10/512C:10/256D:10/128

答案:10/256

D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)中，非線性誤差是由運(yùn)算放大器的零點(diǎn)漂移造成的。

A:對B:錯

答案:錯

集成D/A轉(zhuǎn)換器DAC0832的分辨率為（）位。

A:32B:4C:8D:16

答案:8

并聯(lián)比較型A/D轉(zhuǎn)換器不可缺少的組成部分是（）。

A:編碼器B:計(jì)數(shù)器C:D/A轉(zhuǎn)換器D:積分器

答案:編碼器

雙積分型A/D轉(zhuǎn)換器輸出的數(shù)字量與輸入模擬量的關(guān)系為（）。

A:平方B:無關(guān)C:反比D:正比

答案:正比

在A/D轉(zhuǎn)換器中，輸出數(shù)字量位數(shù)越多，量化誤差越小。

A:錯B:對

答案:對

雙積分型ADC的缺點(diǎn)是（）。

A:對元件穩(wěn)定性要求較高B:轉(zhuǎn)換時間不固定C:電路較復(fù)雜D:轉(zhuǎn)換速度較慢

答案:轉(zhuǎn)換速度較慢

電壓比較器相當(dāng)于1位A/D轉(zhuǎn)換器。

A:錯B:對

答案:對

通常量化的方式有只舍不入和有舍有入兩種方式。

A:錯B:對

答案:對

將取樣—保持輸出的階梯離散電平，都統(tǒng)一歸并到最鄰近的指定電平上的過程稱為（）。

A:編碼B:保持C:量化D:取樣

答案:量化

ADC0809的分辨率為（

）位。

A:2B:8C:4D:6

答案:8

第八章測試

若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有（）條。

A:32B:4C:8D:16

答案:32

欲將容量為256×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為(

)

A:3B:4C:2D:8

答案:4

只讀存儲器ROM的功能是____________。

A:只能將信息寫入存儲器；B:只能讀出存儲器的內(nèi)容且斷電后信息全丟失C:可以隨機(jī)讀出或?qū)懭胄畔?；D:只能讀出存儲器的內(nèi)容且斷電后仍保持；

答案:只能讀出存儲器的內(nèi)容且斷電后仍保持；

用1K×1位的RAM擴(kuò)展成4K×2位應(yīng)增加地址線()根

A:1B:3C:4D:2

答案:2

存儲周期是指()。

A:存儲器的讀出時間B:存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時間間隔C:存儲器進(jìn)行連續(xù)寫操作所允許的最短時間間隔D:存儲器的寫入時間

答案:存儲器進(jìn)行連續(xù)讀和寫操作所允許的最短時間間隔

和外存儲器相比，內(nèi)存儲器的特點(diǎn)是()。

A:容量小，速度快，成本高

B:容量小，速度快，成本低C:容量大，速度慢，成本高D:容量大，速度快，成本低

答案:容量小，速度快，成本高

某計(jì)算機(jī)字長16位，它的存儲容量64K，若按字編址，那么它的尋址范圍是()

A:0～64KBB:0～32KC:0～64KD:0～32KB

答案:0～32K

采用虛擬存儲器的主要目的是()

A:擴(kuò)大外存儲器的存儲空間B:擴(kuò)大主存儲器的存儲空間，并能進(jìn)行自動管理和調(diào)度C:提高外存儲器的存取速度D:提高存儲器的存取速度

答案:擴(kuò)大主存儲器的存儲空間，并能進(jìn)行自動管理和調(diào)度

若SRAM芯片容量為2M*8bit，則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和是（）

A:29B:不可估計(jì)

C:21D:18

答案:29

若RAM中每個單元為16位，則下面所述正確的是（）

A:地址線也是16位B:地址線與16位有關(guān)C:地址線不得少于16D:地址線與16位無關(guān)

答案:地址線與16位無關(guān)

下面所敘述不正確的是（）

A:訪問隨機(jī)存儲器時，訪問時間與單元的物理位置無關(guān)B:隨機(jī)存儲器和制度存儲器可以統(tǒng)一編址C:內(nèi)存中存儲的信息均是不可改變的D:隨機(jī)存儲器可以隨時存取信息，掉電后信息丟失

答案:內(nèi)存中存儲的信息均是不可改變的

RAM和ROM的主要區(qū)別是（）

A:RAM是外存，ROM是內(nèi)B:斷電后，ROM內(nèi)保存的信息會丟失，RAM則可長期保存而不會丟失C:ROM是外存，RAM是內(nèi)D:斷電后，RAM內(nèi)保存的信息會丟失，ROM則可長期保存而不會丟失

答案:斷電后，RAM內(nèi)保存的信息會丟失，ROM則可長期保存而不會丟失

SRAM芯片，存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為()

A:16

64

B:64

16C:64

8

D:16

16

答案:16

16

以下四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是()

A:DRAMB:SRAMC:FLASHROMD:

EPROM

答案:FLASHROM

EEPROM是指（）

A:電編程只讀存儲器B:閃速存儲器C:只讀存儲器D:讀寫存儲器

答案:電編程只讀存儲器

第九章測試

PAL是指（

）

A:可編程邏輯陣列B:通用陣列邏輯C:可編程陣列邏輯D:只讀存儲器

答案:可編程陣列邏輯

當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計(jì)邏輯電路時，它們