ad轉換電路設計

高分辨率A/D轉換電路的設計摘要:本系統(tǒng)由高精度、低溫漂的模擬器件和CPLD構建，實現(xiàn)高精度的18位A/D轉換。模擬輸入電壓為0-100mV，通過精準的放大和偏置后送給AD650進行V/F變換，轉換出來的頻率信號由CPLD進行測量，結果送交控制器，產生18位A/D轉換結果。同時系統(tǒng)可提供0-100mV連續(xù)可調的高精度測試用基準源。為了進一步降低干擾，A/D轉換和控制電路采用了光速光電耦合器進行了電氣隔離。關鍵詞：V/FCPLD頻率計斬波放大器Abstract：Thissystem,whichisbuiltinthebaseofanalogdevicesandcomplicatedprogrammablelogicdevice(CPLD),candeliver18bitA/Dresultwithhighprecision.Toachievehighprecision,Thedevicesthatareusedinthissystemshouldhavethecharacteristicofverylovetemperaturedrift.Theinputting0-100mVvoltageisfirstamplifiedanddeflected,andthendeliveredtoAD650toperformV/F.TheoutputtingfrequencyismeasuredwithhighprecisionbyCPLD,andtheMicro-controllercalculatetheresult.TotesttheperformanceoftheA/Dcharacteristic,ahighprecise0-100mVvoltagesouseisalsoavailableinthissystem.Toreducethedisturbance,ahighspeedphotoelectricity-couplerisusedtoinsulatetheA/Dpartandthecontrolcircuit.Keyword:V/F CPLD cymometer Chopper-stabilizedamplifier目錄……………4……………………4基本要求………………4發(fā)揮部分………………4……………………4系統(tǒng)總體方案的論證…………………4系統(tǒng)基本方案…………5各模塊方案選擇和論證………………6系統(tǒng)各模塊的最終方案………………92.系統(tǒng)的硬件設計與實現(xiàn)………10…………………10………10精密測試基準源………10電壓的放大及偏置……………………11V/F轉換電路的設計…………………12等精度頻率計的設計…………………16光耦合隔離電路的設計………………173.系統(tǒng)的軟件設計………………18…………………183.2等精度頻率計的VHDL子程序……………194.系統(tǒng)測試………………………20……………………20……………………214.2.1A/D轉換線性度測試…………………21轉換結束信號測試……………………21……………225.總結……………22參考書目…………23設計一個具有高分辨率A/D轉換器，實現(xiàn)對模擬電壓的測量和顯示。系統(tǒng)組成圖1如下。圖SEQ圖\*ARABIC1基本要求：（1）采用普通元器件（不允許使用任何專用A/D芯片）設計一個具有15位分辨率的A/D轉換電路，轉換速度不低于10次/S，線性誤差小于1%。（2）設計并制作一個具有測量和顯示功能的儀器或裝置，將該A/D轉換電路的結果顯示出來，有轉換結束信號，顯示器可采用LED或LCD。（3）要求有一個A/D轉換結束后的輸出信號。（4）自行設計一個可以從0—100mV連續(xù)調節(jié)的模擬電壓信號作為該系統(tǒng)的被測信號源，以便對A/D轉換電路的分辨率進行測試。例如輸入100mV電壓時顯示器顯示值不低于32767。發(fā)揮部分：（1）分辨率為16位，線性誤差小于0.5%。（2）轉換速度不低于20次/S。（3）將A/D轉換電路與測量顯示部分實現(xiàn)電氣隔離。（4）其他。系統(tǒng)總體方案的論證根據(jù)題目要求，設計并制作一個高精度的16位A/D轉換器，常用的A／D轉換器可分為3大類：方案一：逐次比較式其速度快，二進制輸出，與CPU之間的連線多、轉換位數(shù)越多、連線越多、成本也相應增加。但由于要求位數(shù)太多，連線太多影響系統(tǒng)的穩(wěn)定性，且成本較高。方案二：雙積分式以二進制或BCD碼的形式輸出，精度高，抗干擾能力強，價格便宜，但轉換速度較低，但電路設計與連接比較復雜，且速度太慢。方案三：VFC式利用積分原理，將輸入電壓(或電流)轉換成頻率輸出，脈沖頻率與輸入電壓(或電流)成比例，其精度高、線性度好、轉換速度居中、轉換位數(shù)與速度可調、與CPU的連線最少，且增加轉換位數(shù)時不會增加與CPU的連線，因此，VFC為A／D轉換技術提供了一種廉價而有效的解決辦法?？紤]題目要求做一個至少16位、20Hz的A/D轉換器，實現(xiàn)對模擬電壓的測量和顯示。綜上所述我們選擇方案三。系統(tǒng)基本方案：系統(tǒng)可以劃分為電壓發(fā)生部分、模擬-數(shù)字轉化部分和控制部分。其中電壓發(fā)生部分包括：精密測試電壓源。模擬-數(shù)字轉化部分包括：電壓放大和偏置，V/F轉換模塊，頻率測量模塊?？刂撇糠职ǎ嚎刂破髂K，顯示模塊，語音模塊。模塊框圖如圖2所示。電壓搬移V/F轉換單片機控制器頻率測量顯示模塊語音模塊基準源被測量鍵盤圖電壓搬移V/F轉換單片機控制器頻率測量顯示模塊語音模塊基準源被測量鍵盤為實現(xiàn)各模塊的功能，分別作了幾種不同的設計方案并進行了論證，我們選取了較好的方案實現(xiàn)。各模塊方案選擇和論證（1）精密測試電壓源方案一：直接由D/A輸出。優(yōu)點是可以程控，可由鍵盤設定輸出。但是一般的D/A位數(shù)較低，且其精度和溫漂都難以達到理想。方案二：普通基準源直接分壓輸出。這種基準源有很多，市場上容易買到，如TL431,LM336，MC1403等。但是這種方式的輸出阻抗較高，分壓不準。方案三：精密低溫漂高檔基準源，分壓后通過精密運放進行輸出緩沖。這種方案可以提供較大的輸出電流，高檔的基準源和運放可以保證輸出的精度和低的溫漂特性。考慮到系統(tǒng)對溫漂的要求非常嚴格，對精度的要求雖不像溫漂要求那么嚴格，但也必須所以我們選擇方案三。（2）V/F轉換方案一：采用集成型555定時器，可以很方便的與單片機實現(xiàn)接口通信，價格比較便宜且容易購買，但其響應速度較慢，外圍電路比較復雜，只適合用于一些要求不太高的場合。方案二：采用V/F轉換專用集成芯片LM331作為核心部件，輔以的外圍電路實現(xiàn)。LM331是美國NS公司生產的性能價格比較高的集成芯片，可用作精密頻率電壓轉換器、A/D轉換器、長時間積分器及其他相關器件。LM331采用了新的溫度補償能隙基準電路，在整個工作溫度范圍內和低到4.0V電源電壓下都有極高的精度。LM331的動態(tài)范圍寬，可達100dB；線性度好，最大非線性失真小于0.01％，工作頻率低到0.1Hz時尚有較好的線性；變換精度高，數(shù)字分辨率可達12位；外接電路簡單，只需接入幾個外部元件就可方便構成V/F變換電路，并且容易保證轉換精度。最佳溫度穩(wěn)定性為±50ppm/℃，滿刻度量程為1Hz～100kHz。方案三：采用V/F轉換專用集成芯片AD650，輔以的外圍電路即可實現(xiàn)。AD650是美國ANALOGDEVICES公司推出的高精度電壓頻率(V/F)轉換器，它由積分器、比較器、精密電流源、單穩(wěn)多諧振蕩器和輸出晶體管組成。該電路在±15V電源電壓下，功耗電流小于15mA，滿刻度為1MHz時其非線性度小于0.07％。AD650既能用作電壓頻率轉換器，又可用作頻率電壓轉換器。AD650的滿刻度頻率高,可達1MHz；具有很低的非線性度：在10kHz滿刻度時非線性度小于0.002％，在l0kHz滿刻度時非線性度小于0.005％,在1MHz滿刻度時非線性度小于0．07％。完全達到題目對精度和線性度的要求；最佳溫度穩(wěn)定性為±150ppm/℃。V/F轉換作為此次設計的核心模塊，必須要有較高的滿刻度頻率響應和較低的最佳溫度穩(wěn)定性。LM331具有較低的最佳溫度穩(wěn)定性，但其滿刻度頻率只有100kHz，數(shù)字分辨率只能達到12位；而盡管AD650的最佳溫度穩(wěn)定性不如LM331，但其滿刻度頻率高，非線性度也完全符合要求。綜上所述，我們選擇AD650作為V/F轉換的核心器件。（3）頻率測量對V/F變換后的頻率進行測量，由于頻率較高，一般在幾十k甚至上百k，要實現(xiàn)快速準確的測量頻率，必須要有良好的硬件響應速度和良好的測量策略。方案一：用單片機的計數(shù)器對基準時鐘源進行計數(shù)。然后通過計數(shù)的比值計算出被測信號的頻率。這種方案節(jié)省硬件，用一片單片機實現(xiàn)計數(shù)，運算等工作。但是，由于單片機內部的計數(shù)器所能計數(shù)的頻率有限，且通用單片機內部時鐘精度較低，更重要的是開始計數(shù)和停止計數(shù)難以做到同步。所以，此種方法測得的頻率精度比較低，頻率帶寬也較窄。方案二：用8253等專用硬件計數(shù)器配合邏輯電路設計一套硬件測量電路。此種電路如果能合理設計，能做到實時性好，測量準確。但是設計起來較為麻煩，需要的硬件多，電路制作復雜，由于引腳太多搭焊和線路連接都比較繁瑣，調試起來很難發(fā)現(xiàn)問題所在。方案三：采用CPLD（復雜可編程邏輯器件）編寫代碼實現(xiàn)頻率計數(shù)功能。CPLD響應速度快可以達到十幾納秒甚至幾納秒，響應頻率可以達到幾十兆甚至上百兆，可以實現(xiàn)高速計數(shù)?？删幊踢壿嬈骷梢杂么a實現(xiàn)硬件的功能，不必大規(guī)模的搭焊、跳線，而且易于修改，一塊片子可以實現(xiàn)一大塊板子的功能且性能優(yōu)于傳統(tǒng)的電路連接方式?？梢赃\用EDA軟件仿真、在線調試，易于進行功能擴展，電路一次成型，不必對實際焊接的電路再進行繁瑣的調試、修改。對于一定規(guī)模的數(shù)字電路尤其顯示了其優(yōu)越性。綜上所述，考慮到時間的緊迫性和本題目要求達到16位的高分辨率，計數(shù)器必須達到很高的響應速度而且易于實現(xiàn)，所以我們選用方案三。（4）控制器本設計對運算控制器的響應速度要求不是非常高，只是在與CPLD通訊的時候要求有較高的響應速度，且可進行大量的數(shù)據(jù)運算。我們有兩種方案可供選擇：方案一：采用FGPA（現(xiàn)場可編程門陣列）作為系統(tǒng)的控制器。FGPA可實現(xiàn)各種復雜的邏輯功能，規(guī)模大，密度高，它將所有的器件集成在一塊芯片上，減小了體積，提高了穩(wěn)定性，并且可應用EDA軟件仿真、在線調試，易于進行功能擴展，響應速度快。但由于本設計對控制器的響應速度要求不高，F(xiàn)GPA的高速處理優(yōu)勢得不到充分體現(xiàn)，并且由于芯片集成度很高，成本偏高，同時由于引腳較多，電路板的布線比較復雜，加重了電路設計和實際焊接的工作。方案二：采用凌陽公司生產的SPEC061A單片機。單片機算術運算能力強，軟件編程靈活，自由度大，可用軟件編程實現(xiàn)各種算法和邏輯控制功耗小，技術比較成熟，成本較低，I/O口較多容易實現(xiàn)外擴，響應速度完全達到系統(tǒng)要求。而且SPEC061A單片機自帶語音模塊，便于實現(xiàn)語音的添加。綜上所述，我們選擇方案二。（5）顯示在A/D轉換完畢后，系統(tǒng)需要對轉換結果有一個比較明了的顯示，我們考慮了以下幾種方案。方案一：使用液晶顯示屏顯示轉換結果。液晶顯示屏(LCD)具有輕薄短小，耗電量低，無輻射危險，平面直角顯示以及影像穩(wěn)定不閃爍等優(yōu)勢，可視面積大，畫面效果好，分辨率高，抗干擾能力強和顯示形式靈活等優(yōu)點。只是編程工作量較大，控制其占用資源較多，但在本系統(tǒng)中對控制器的資源使用不多，完全可以使用。方案二：使用傳統(tǒng)的數(shù)碼管顯示轉換結果。數(shù)碼管（LED）對環(huán)境因素要求較低，顯示明亮，采用BCD編碼顯示數(shù)字，程序編譯相對容易，資源占用少。但耗能高，顯示形式單一。根據(jù)以上論述，我們采用方案一。（6）語音由于凌陽公司的SPEC061A單片機自帶語音錄入、播放模塊，可實現(xiàn)簡單的報數(shù)、說明功能。由于時間緊迫，可以省去自己制作外圍電路、擴展ROM存儲單元存儲語音資源的繁瑣。盡管SPEC061A單片機內部Flash比較小，但因本系統(tǒng)對資源的要求較低，自帶的語音模塊完全夠用。（7）電氣隔離由于AD650對外部電磁干擾反應非常敏感，V/F轉換部分必須與測量顯示部分實現(xiàn)電氣隔離，我們考慮了以下兩種方案。方案一：采用霍爾元件進行磁隔離，霍爾元件比較便宜，容易加工制作，便于實現(xiàn)。但是由于它是一種永磁元件，會對電路場產生額外的電磁影響，而且本系統(tǒng)要求的頻率較高，磁隔離不適合本系統(tǒng)。方案二：采用光耦合隔離。光耦合可以實現(xiàn)高速響應，而且對外電路沒有干擾，且電路連接比較方便，唯一的缺點就是成本較高。綜上所述，我們采用方案二。系統(tǒng)各模塊的最終方案經過團隊的仔細分析和論證，我們決定了系統(tǒng)各模塊的最終方案如下：（1）精密基準源：精密低溫漂高檔基準源，分壓；（2）電壓放大及偏置：運算放大器ICL7650；（3）V/F轉換：采用AD650芯片；（4）頻率測試：采用CPLD（復雜可編程邏輯器件）；（5）控制器：采用凌陽的SPEC061A單片機；（6）顯示：采用液晶屏；（7）語音：采用凌陽SPEC061A單片機自帶；（8）電氣隔離：采用光電耦合。系統(tǒng)基本框圖如圖3所示。ICL7650AD650SPEC061ACPLD顯示模塊語音模塊基準源被測量鍵盤圖ICL7650AD650SPEC061ACPLD顯示模塊語音模塊基準源被測量鍵盤本系統(tǒng)可分為電壓信號產生部分、信號轉換測量部分和控制部分。具體的單元電路包括：V/F轉換電路，信號調理電路、頻率計、鍵盤電路、液晶顯示、語音播報、電源，光耦合隔離。各部分緊密連接形成了一套完善的A/D轉換系統(tǒng)。精密測試基準源對于16位的AD轉換器，且滿幅度輸入電壓僅為100mV，如果要測試它的性能，則需要極高精度和非常低溫漂的基準源，市場上難以買到這樣的基準源，需要自已動手搭建。電路原理如圖所示。AD586是AD公司高精度5V的基準電壓源,溫漂低至2ppm/℃，噪聲為100nV/HZ,通過固定電阻和可調電阻進行分壓產生0-1℃。為了降低電源波動的影響，我們使用了兩個2.5V的基準源LM336對其供電。LM336的輸出電流為10mA，可滿足OPA33的需要。分壓用的電阻為指針式10圈可調，可以達到理想的精度。圖SEQ圖\*ARABIC4基準源電路原理圖電壓的放大及偏置。0-100mV的電壓不能直接送給V/F變換AD650，而必須經過精密放大和進行電位的偏置，這樣才能達到設計的精度。這里的運放我們選擇的是具有斬波穩(wěn)定功能的ICL7650運算放大器，它可以提供低的偏置電流（10pA）、偏置電壓和相對時間、溫度的穩(wěn)定性。輸入的0-100mV電壓經過40倍的放大后，產生0-4V的輸出，因為AD650在0V輸入的情況下，輸出頻率也是0，這樣計數(shù)得到頻率難以達到16的精度，所以我們把0-4V的輸入向上搬移了1V，從而產生1-5V的輸入信號送給AD650。如圖，U2構成了反相加法器，-Uo=40V-AD＋V-offset，U3構成了單位增益的反相器，從而產生1-5V的電壓。運放的電阻須選用1/1000精度的，方可保證V/F變換的精度。其原理圖如圖5所示。圖SEQ圖\*ARABIC5電壓放大偏置原理圖V/F轉換電路的設計AD650是美國ANALOGDEVICES公司推出的高精度電壓頻率(V/F)轉換器，其外部引腳如圖6所示。圖SEQ圖\*ARABIC6AD650外部引腳圖其內部結構如圖7圖SEQ圖\*ARABIC7AD650內部原理圖暫穩(wěn)輸入及輸出波形為圖SEQ圖\*ARABIC8波形為了充分發(fā)揮AD650芯片的性能，必須很好地選擇該芯片的外圍元件。而在元件選擇時，首先要考慮V／F輸出信號(頻率)的占空比其值為t1/(t1+t2)，可以從圖中的波形圖看出。當定時電容Cos進定后，t1是個定值，t1+t2則根據(jù)輸入電壓的大小變化，因此占空D是輸入電壓Vi的函數(shù)。其中最重要的是輸入滿度電壓時輸出信號的占空比Dvs這個參散對V／F的線性度有很大影響，要想達到最佳的線性度，必須選擇Dvs=25％。根據(jù)理論公式計算可知Dvs為：若要求Dvs=25%，則Iimax必須為0.25mA，盡管外圍僅需要幾個元件但這幾個元件決定AD650的實際轉換結果，所以外圍元件的選擇至關重要。由于系統(tǒng)能夠要求0—100mv對電壓搬移后電壓值仍為正值，所以我們選擇正輸入電路接線方式,如圖9所示：圖SEQ圖\*ARABIC9正輸入接線圖（1）積分電阻Rint的選擇積分電阻Rint的值是按照輸入滿度電壓時所需要的輸入電流來計算的。為了保證滿度對輸出信號的占空比為25％，一般取滿度時的輸入電流為0．25mA，則積分電阻Rint為：因為積分電阻將直接影響V/F轉換的精度,所以在我們在選擇電阻時選用了精度為萬分之一的金屬碳膜電阻。（2）積分電容Cos的選擇因為在AD650芯片V/F變換電路中，其輸出信號的頻率可由下式確定：從上式可以看出．其輸出頻率沒有積分電容Cint這一項，也就是說Cint的容值誤差及溫度系數(shù)對轉換精度沒有直接影響但是Cint電容值的大小會影響積分器輸出的幅度。電容Cint值太大積分器輸出幅度過小，至影響比較器翻轉的精度；積分電容Cint過小，使運放過早進入飽和區(qū)。因此積分電容過大過小都不行，其滿刻度量程與Cos關系如圖10所示。圖SEQ圖\*ARABIC10滿刻度量程與Cos線性關系也可根據(jù)經驗公式進行計算，其計算公式如下：。（3）單穩(wěn)態(tài)定時電容Cos的選擇這個電容值的大小主要決定單穩(wěn)態(tài)脈沖的寬度,其計算公式如下：因為輸出頻率在滿度時，要求占空比為25％，此時輸入電流為0．25mA。另外還要考慮到電路和印刷電路板之間大約有15pF寄生電容的影響，所以該電容的實際計算公式應為圖SEQ圖\*ARABIC11V/F變換原理圖由于在實際應用中，該電容的溫度系數(shù)是個重要參數(shù)，它將直接影響AD650芯片的轉換精度。為此，必須嚴格選擇溫度系數(shù)小的電容，另外在電路設計、實際安裝時要盡量減小寄生電容的影響，應保證Cos與電路引腳盡量靠近，如有可能還應對Cos加以屏蔽，以免外界環(huán)境中活動物體影響電容的容量，特別是在精度要求較高(0．05％上)的情況下更要注意。由此我們選用具有校正功能的EVOX-PFR系列電容。最后的實際電路原理如圖11所示.等精度頻率計的設計由于輸入的信號是交流信號而CPLD（現(xiàn)場可編程邏輯器件）和施密特觸發(fā)器是數(shù)字芯片，不識別負信號，要把輸入交流信號變?yōu)橹绷餍盘?。用兩個電阻實現(xiàn)電壓鉗位功能，鉗位后的信號經7414（施密特觸發(fā)器）整形為方波后直接輸入CPLD對其計數(shù)。原理圖如圖12所示。由于CPLD可以實現(xiàn)高速響應，可以實現(xiàn)準確計數(shù)。圖SEQ圖\*ARABIC12頻率計原理圖頻率計測得的數(shù)據(jù)為此系統(tǒng)的A/D轉換結果，由于CPLD的基準晶振選用的是20.000000M的高精度晶振。由于轉換精度由基準晶振和AD650的V/F滿刻度時的量程。由于我們設計的A/D轉換頻率為50Hz，所以在計數(shù)周期內基準晶振脈沖個數(shù)為400000，CPLD因為隨機時間出現(xiàn)的誤差僅為一個脈沖，而AD650的滿刻度量程為400000，所以精度可達到幾百千分之一。光耦合隔離電路的設計AD650的輸出頻率并不是方波信號，而是很窄的斜坡脈沖，難以測量其頻率，所以先用D觸發(fā)器7474其進行二分頻，可同時實現(xiàn)邊沿整定和占空比調整，輸出占空比50％的方波信號。設計要求AD轉換與控制器電氣隔離，以減小干擾，所以我們使用了光電耦合進行隔離。AD650輸出經分頻后最高為500KHZ，需要用高速光電耦合器才能響應，在這里我們選用的是東芝的6n137，其最高響應頻率為10MHZ，隔離電壓為2500V，滿足要求。其外部引腳如圖13所示。圖SEQ圖\*ARABIC136N137外部引腳圖內部原理圖如圖14圖SEQ圖\*ARABIC14內部原理圖耦合電路原理圖如圖15所示圖SEQ圖\*ARABIC15耦合電路原理圖3.系統(tǒng)的軟件設計本系統(tǒng)對軟件的要求不高，用前后臺式的程序即可能輕松完成系統(tǒng)的基本任務。系統(tǒng)初始化啟動CPLD頻率測量lianmg讀取結果計算頻率CPLD并行測量頻率主循環(huán)刷新顯示前臺程序：后臺程序：進入鍵盤中斷判斷任務語音播報數(shù)據(jù)系統(tǒng)初始化啟動CPLD頻率測量lianmg讀取結果計算頻率CPLD并行測量頻率主循環(huán)刷新顯示前臺程序：后臺程序：進入鍵盤中斷判斷任務語音播報數(shù)據(jù)顯示設置返回主程序看門狗程序復位轉換結束信號等精度頻率計的實現(xiàn)方法可以簡單的用圖17表示。圖17中預置門控信號CL可由單片機發(fā)出，CL的時間寬度對測頻精度影響較小，只是影響測頻的最小值，所以可以在0.1秒至1秒間任意選取，令其為Tp。B和T是兩個可控的32位高速計數(shù)器,BEN和TEN分別是各自的計數(shù)使能信號，高電平有效。20M標準信號源從B的時鐘輸入端BCLK輸入，被測信號經整形后從與B相似的32位高速計數(shù)器T的時鐘輸入端TCLK輸入。測頻開始前，首先發(fā)一個清0信號CL,高電平有效，是兩個計數(shù)器、D觸發(fā)器和4位選通信號均置0，然后由單片機發(fā)出測頻允許命令，即令預置門控信號CL為高電平，這時D觸發(fā)器要一直等到被測信號的上升沿到來之后Q端才被置1（即令START為高電平），與此同時，將同時啟動兩個計數(shù)器B和T，進入計數(shù)允許周期。圖SEQ圖\*ARABIC17等精度頻率計主控結構在此期間，B和T兩個計數(shù)器分別對被測信號和標準信號同時計數(shù)。當Tp秒之后，預置門控信號被單片機置為低電平，但此時兩個計數(shù)器并沒有停止計數(shù)，一直等到隨后而來的被測信號的上升沿到來時，才通過D觸發(fā)器將這兩個計數(shù)器同時關閉。由圖18所示，CL的寬度和發(fā)出時間都不會影響計數(shù)使能信號EN(START)的寬度，EN的允許計數(shù)周期在任何情況下都恰好等于待測信號TCLK的完整周期數(shù)，這正是確保TCLK在任何輸入條件下都能保持恒定精度的關鍵所在。CL寬度的改變以及隨機出現(xiàn)的時間誤差最多只有基準源信號BCLK的一個時鐘周期，若BCLK由精確穩(wěn)定的石英晶體振蕩器（20MHz）發(fā)出，則在任何情況下測量誤差只有兩千萬分之一秒。圖SEQ圖\*ARABIC18頻率計測控時序設在一次預置門時間Tp中對被測信號（頻率為Fx）計數(shù)為Nx,標準頻率信號（頻率為Fs）計數(shù)為Ns個，則有下式成立：Fx/Nx=Fs/Ns可得到測得的頻率為：Fx=(Nx/Ns)*Fs最后當START由高變低之后由單片機發(fā)出15個SEL脈沖，4位計數(shù)器的不同輸出值控制16選1多路選擇器將測得的BCLK和TCLK的個數(shù)4位為一輸出單元經寄存器被單片機讀入，由于用CPLD進行32位的計算占用大量資源，影響速度。所以由善于計算的凌陽16位單片機完成，在單片機內計算出被測頻率的值并顯示結果。測試所用儀器設備如表1所示表SEQ表\