微機原理與接口技術(shù)課件

第一章微型計算機概述1.1微型計算機的基本結(jié)構(gòu)1.2微型計算機系統(tǒng)1.3微型計算機的運算基礎1.1微型計算機的基本結(jié)構(gòu)

1.1.1微型計算機的結(jié)構(gòu)特點1.1.2微處理器1.1.3內(nèi)存儲器1.1.4輸入輸出設備和輸入輸出接口1.1.5總線返回微型計算機結(jié)構(gòu)框圖由運算器、控制器、存儲器、輸入設備和輸出設備五大部分組成返回1.1.1微型計算機的結(jié)構(gòu)特點

1.1.2微處理器微處理器，中央處理單元簡稱CPU（CentralProcessingUnit）本身具有運算和控制功能

控制器：負責全機的控制工作運算器：執(zhí)行所有的算術(shù)和邏輯運算微處理器是微型計算機的核心，多數(shù)CPU是單片的，有時也會見多片型的，即幾個片合起來完成一個CPU的功能.CPU的功能：

1.進行算術(shù)和邏輯運算

2.能對指令進行譯碼并執(zhí)行規(guī)定的動作

3.可暫存少量數(shù)據(jù)

4.提供整個系統(tǒng)所需要的定時和控制

5.能和存儲器、外設交換數(shù)據(jù)

6.可以響應其他部件發(fā)來的中斷請求CPU在內(nèi)部結(jié)構(gòu)組成1.算術(shù)邏輯部件（ALU）處理各種數(shù)據(jù)信息，可以進行加、減、乘、除算術(shù)和與、或、非、異或等邏輯運算2.累加器和通用寄存器組用來保存參加運算的數(shù)據(jù)以及運算的中間結(jié)果，也用來存放地址3.程序計數(shù)器（指令指針）指向下一條要取出的指令4.指令寄存器存放從存儲器中取出的指令碼5.譯碼器對指令碼進行譯碼和分析，從而確定指令的操作，并確定操作數(shù)的地址，再得到操作數(shù)，以完成指定的操作。6.時序和控制部件指令譯碼器對指令進行譯碼時，產(chǎn)生相應的控制信號送到時序和控制邏輯電路，組合成外部電路所需要的時序和控制信號。這些信號送到微型計算機的相應部件，以控制這些部件協(xié)調(diào)工作。

CPU的控制信號1.由CPU內(nèi)部產(chǎn)生相應的控制信號：送到存儲器、輸入/輸出接口電路和其他部件2.微型計算機系統(tǒng)的其它部件也會在它們需要的時候向CPU發(fā)出各種請求信號：如中斷請求、總線、請求等。返回1.1.3內(nèi)存儲器內(nèi)存儲器又叫內(nèi)存或主存計算機的記憶部件存放數(shù)據(jù)（包括原始數(shù)據(jù)，中間結(jié)果和最終結(jié)果）和程序1.內(nèi)存單元的地址和內(nèi)容內(nèi)存中存放的數(shù)據(jù)和程序，從形式上看都是二進制數(shù)：二進制有關(guān)的數(shù)據(jù)單位：位：1位二進制數(shù)據(jù)，計算機存儲信息的基本單位字節(jié):每8位組成一個字節(jié)字:16位雙字:32位一個存儲單元中存放的信息稱為該存儲單元的內(nèi)容，每一個字節(jié)單元有一個存儲器地址，地址用二進制數(shù)表示，為無符號整數(shù)，書寫格式為16進制，如下圖所示：1514131211109876543210高位字節(jié)低位字節(jié)字16位時，低位字節(jié)存入低地址，高位字節(jié)存入高地址：

兩個字節(jié)單元構(gòu)成一個字單元，字單元的地址采用它的低地址表示字節(jié)

34H

12H

1EH2FH

0004H0005H1234H1235H

(0004)=1234H

(1234)=2F1EH((0004H))=2F1EH

如用X表示某存儲單元的地址，則X單元的內(nèi)容用（X）表示，假如X單元中存放著Y,則（X）=Y,而Y又是一個地址，則可用（Y）=((X))來表示Y單元的內(nèi)容。如：存儲器地址與內(nèi)容有關(guān)說明1.存儲器以字節(jié)（8bit）為單位存儲信息2.每個字節(jié)單元有一個地址，從0編號，順序加13.地址也用二進制數(shù)表示（無符號整數(shù)，寫成十六進制）4.地址是16位,可表示216=65536=64K個地址，即0000H－FFFFH5.字長16位，一個字要占用相繼的兩個字節(jié)6.低位字節(jié)存入低地址，高位字節(jié)存入高地址7.機器以偶地址訪問（讀/寫）存儲器8.字單元地址用它的低地址來表示2.內(nèi)存操作CPU對內(nèi)存的操作有讀、寫兩種：1.讀操作是CPU將內(nèi)存單元的內(nèi)容取入CPU內(nèi)部2.寫操作是CPU將其內(nèi)部信息傳送到內(nèi)存單元保存起來3.內(nèi)存分類按工作方式不同，內(nèi)存可分為兩大類：隨機存取存儲器RAM(RandomAccessMemory)

只讀存儲器ROM(ReadOnlyMemory)RAM可以被CPU隨機地讀和寫，所以又稱為讀寫存儲器ROM中的信息只能被CPU隨機讀取，而不能由CPU任意寫入返回1.1.4輸入輸出設備和輸入輸出接口輸入輸出設備是指微型計算機上配備的I/O設備，也稱為外部設備或外圍設備（簡稱外設），其功能是為微型計算機提供具體的輸入/輸出手段微型計算機上配置的標準輸入設備和標準輸出設備一般是指鍵盤和顯示器，二者又合稱為控制臺

為了解決微型計算機與種類繁多的外設之間的信息交換，各種外設都通過相應的接口(Interface)電路與主機系統(tǒng)相連。返回1.1.5總線總線實際上由一組導線條上關(guān)電路組成，是各種公共信號線的集合，用作微機各部分之間傳遞信息所共同使用的“高速信息公路”。在CPU，存儲器，I/O接口之間傳輸信息的總線稱為“系統(tǒng)總線”。系統(tǒng)總線包括：數(shù)據(jù)總線，地址總線和控制總線。返回1.1.5總線1.數(shù)據(jù)總線（databus,DB）數(shù)據(jù)總線用來傳輸數(shù)據(jù)信息，是雙向總線

2.地址總線（addressbus,AB）地址總線用于傳送CPU發(fā)出的地址信息，是單向總線3.控制總線（controlbus,CB）控制總線用來傳送控制信號、時序信號和狀態(tài)信息等。其中有的是CPU向內(nèi)存和外設發(fā)出的信息，有的則是內(nèi)存或外設向CPU發(fā)出的信息?？梢?，CB中每一根線的方向是一定的、單向的，但CB作為一個整體是雙向的返回1.2微型計算機系統(tǒng)1.2.1微型計算機系統(tǒng)的組成1.2.2微型計算機的主要性能指標1.2.3典型微型計算機的組成結(jié)構(gòu)返回1.2.1微型計算機系統(tǒng)的組成一臺完整的計算機必須由硬件和軟件這兩大部分組成，其中硬件是基礎，軟件是靈魂，二者缺一不可。微型計算機硬件系統(tǒng)是機器的實體部分，主要包括主機和外圍設備。微型計算機軟件系統(tǒng)主要包括系統(tǒng)軟件、各種程序設計語言、應用程序和數(shù)據(jù)庫等。返回微型計算機系統(tǒng)的基本組成1.2.2微型計算機的主要性能指標返回1.基本字長位（Bit），是計算機內(nèi)部數(shù)據(jù)存儲的基本單位，音譯為“比特”，習慣上用“b”來表示。字節(jié)，是計算機中數(shù)據(jù)處理的基本單位，習慣上用“B”來表示。一個字節(jié)由8個二進制位構(gòu)成，即1Byte=8bit。此外，字（Word）可以表示2個字節(jié)，即16個二進制位；雙字（DoubleWord），可以表示4個字節(jié)，即32個二進制位。基本字長是指參與運算數(shù)的基本位數(shù)，它是由加法器、寄存器、數(shù)據(jù)總線的位數(shù)決定的1.2.2微型計算機的主要性能指標返回2.主存容量一個主存儲器所能存儲的最大信息容量稱為主存容量3.運算速度人們用計算機的主頻——時鐘頻率來表示運算速度，以MHz或GHz為單位4.系統(tǒng)配置5.性能價格比1.2.3典型微型計算機的組成結(jié)構(gòu)Pentium系列處理器主處理器總線（3.3V或2.5VI/O,60～66MHz）第二級CacheCache（PBSRAM）標簽CntlTagCntlTIO[7:0]82439TX(MTXC)DRAM接口(3.5V或5V)主存儲器(DRAM)PCI總線（3.3V或5V,30/33MHz）ISA插槽PCI擴充連接器PCI插槽PCI插槽PCI總線（5V）82380FB(MPCI2)82380AB(MISA)ISA總線（5V）CD-ROM硬盤IDEUDMA/33通用串行總線(USB)ISA/EIO總線(兼容3.3V,5V)USB1USB2GP[I,O](30+)SMB(I2C)音頻PC87317VULBIOS串行口紅外口并行口鼠標口鍵盤口軟盤口82371AB(PIIX4)硬盤只適應可撤卸的擴充站

并行端口、COM0、視頻口、鍵盤、鼠標、游戲口ISA插槽音頻編碼視頻擴展卡插槽COM1Socket7CPUDIMMSocketsDIMMSockets512KBCacheFLASH視頻輸入視頻存儲器揚聲器板面狀態(tài)接口配置跳線接口圖形控制器視頻抓取處理器PCI插槽TV輸出多媒體通道連接器GPIO82430TXMTXC82430TXPIIX4電源連接器軟盤連接器PC87307VULIDE連接器IDE連接器電池穩(wěn)壓器

典型微型計算機主板結(jié)構(gòu)圖返回

1.3微型計算機的運算基礎

1.3.1數(shù)和數(shù)制1.3.2數(shù)的表示1.3.3數(shù)的編碼預備知識22=424=1628=256210=1024220=10485761K=210=1024（Kilo）1M=1024K=220

（Mega）1G=1024M=230（Giga）常用的名詞術(shù)語1.位（

bit比特）：1個二進制位位是計算機所能表示的最基本最小的數(shù)據(jù)單元。2.字和字長字是計算機內(nèi)部進行數(shù)據(jù)處理的基本單位，通常它與計算機內(nèi)部的寄存器、運算裝置、總線的寬度相一致。字長：計算機的每一個字所包含的二進制位數(shù)稱為字長。3.字節(jié)（Byte）：8個二進制位，即1Byte=8bit字節(jié)的長度是固定的，但不同的計算機字長不同4.字（

Word）：16位，2個字節(jié)，即1Word=2Byte=16bit5.雙字（DoubleWord)：32位1.3.1數(shù)和數(shù)制1.數(shù)制與進位計數(shù)法2.數(shù)制轉(zhuǎn)換3.數(shù)制運算1.數(shù)制與進位計數(shù)法數(shù)制：進位記數(shù)制是一種記數(shù)的方法?；鶖?shù)：數(shù)碼的個數(shù)。進制后綴特點基數(shù)數(shù)碼二進制數(shù)B逢2進1，借1當220，1八進制數(shù)O逢8進1，借1當880，1，2，3，4，5，6，7十進制數(shù)D逢10進1，借1當10100，1，2，3，4，5，6，7，8，9十六進制數(shù)H逢16進1，借1當16160，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F(xiàn)1.數(shù)制與進位計數(shù)法1.數(shù)制與進位計數(shù)法2.數(shù)制轉(zhuǎn)換進制轉(zhuǎn)換的一般方法（1）r進制數(shù)轉(zhuǎn)換為十進制數(shù)例1-3：把110110B，123.4Q和2AB.8H轉(zhuǎn)換為十進制數(shù)。2.數(shù)制轉(zhuǎn)換（2）十進制數(shù)轉(zhuǎn)換位r進制數(shù)例1-4：把十進制數(shù)123。25D轉(zhuǎn)換位二進制、八進制和十六進制數(shù)。解：123.25D=1111011.01B=173.2Q=7B.4H，計算過程如下。2.數(shù)制轉(zhuǎn)換2.數(shù)制轉(zhuǎn)換(3)二進制數(shù)與八進制、十六進制數(shù)之間的轉(zhuǎn)換3位二進制數(shù)4位二進制數(shù)十進制數(shù)十六進制數(shù)000001010011100101110111000000010010001101000101011001111000100110101011110011011110111101234567891011121314150123456789ABCDEF例1-5：把10110011100.11B轉(zhuǎn)換為八進制數(shù)和十六進制數(shù)。解：010

110

011

100

110263460101

1001

1100

110059CC所以，10110011100.11B=2634.6Q=59C.CH2.數(shù)制轉(zhuǎn)換2.數(shù)制轉(zhuǎn)換例1-6：把1FD7.108H轉(zhuǎn)換為二進制數(shù)和八進制數(shù)。解：1

F

D

7

1

0

8

0001111111010111000100001000001

111

111

010

111

000

100

001

000177270410所以，1FD7.108H=1111111010111.000100001000B=17727.041Q3.數(shù)制運算加減乘除0+0=00+1=11+1=100-0=01-0=11-1=00×0=00×1=01×0=01×1=1與十進制除法類似與或非異或0×0=00×1=01×0=01×1=10+0=00+1=11+0=11+1=100=001=110=111=01.3.2數(shù)的表示1.機器數(shù)2.原碼、反碼和補碼3.補碼運算1.機器數(shù)計算機中的數(shù)是用二進制來表示的，數(shù)的符號也是用二進制表示的。在機器中，把一個數(shù)連同其符號在內(nèi)數(shù)值化表示的數(shù)稱為機器數(shù)。計算機常用8位、16位、32位等一個或多個字節(jié)的字長來表示一個機器數(shù)。1.機器數(shù)計算機要處理的數(shù)有無符號數(shù)和有符號數(shù)。所謂無符號數(shù)，通常表示一個數(shù)的絕對值或存儲單元的地址。對無符號數(shù)而言，數(shù)的各個位都用來表示數(shù)的大小，所有的位均為數(shù)值位。所謂有符號數(shù)，即有正負意義的機器數(shù)。對有符號數(shù)而言，數(shù)的最高有效位為符號位，表示數(shù)的符號，正數(shù)用0表示，負數(shù)用1表示，其余位為數(shù)值位。假設機器字長n為8位76543210符號位數(shù)值位假設機器字長n為16位符號位數(shù)值位1514131211109876543210符號位=0表示正數(shù)符號位=1表示負數(shù)1.機器數(shù)2.原碼、反碼和補碼正數(shù)的原碼就是它本身，負數(shù)的原碼符號位為1，數(shù)值位為其絕對值；正數(shù)的反碼就是它本身，負數(shù)的反碼符號位為1，數(shù)值位為其絕對值按位求反。例1-7：機器字長n=8時，求+1D和-1D的原碼和反碼。解：[+1D]原=00000001B=01H，[-1D]原=10000001B=81H，[+1D]反=00000001B=01H，[-1D]反=11111110B=FEH。2.原碼、反碼和補碼補碼表示法的規(guī)則是：對于二進制數(shù)，正數(shù)的補碼就是它本身，負數(shù)的補碼，對該負數(shù)相對應的正數(shù)的補碼先按位求反后末位加1。例1-8：機器字長n=8時，求+1D和-1D的補碼。解：[+1]補=+1D=00000001B按位求反11111110末位加111111111[11]補=11111111B=0FFH所以：+1D=00000001B=01H，則[+1]補=00000001B=01H，[-1]補=111111111B=0FFH。2.原碼、反碼和補碼例1-9：機器字長n=16時，求+8D和-8D的補碼。解：[+8]補=+8D=0000000000001000B按位求反1111111111110111末位加11111111111111000[-8]補=111111111000B=0FFF8H所以，[+8]補=0000000000001000B=0008H，[-8]補=11111111111111111B=0FFF8H。2.原碼、反碼和補碼例1-10：用8位和16位字長的數(shù)分別表示+47D和-47D的補碼。解：用8位字長表示，+47D=00101111B[+47]補=+47D=00101111B=2FH按位求反11010000末位加111010001[-47]補=11010001B=0D1H用16位字長表示，直接對8位表示的補碼進行符號擴展即可，即[+47]補=002FH，[-47]補=0FFD1H2.原碼、反碼和補碼3.補碼運算所謂求補運算是指對一個二進制數(shù)的補碼先按位求反再末位加1的運算，簡稱“求補”或“變補”。3.補碼運算“求補”和“求補碼”是兩個不同的概念前者是進行“變反加1”的運算過程，即求一個數(shù)的相反數(shù)的補碼；后者就是求一個數(shù)的補碼，它可以是“求補運算”，也可以是“符號-絕對值”表示。3.補碼運算補碼的加法和減法運算規(guī)則是：[X+Y]補=[X]補+[Y]補[X-Y]補=[X]補+[-Y]補其中[-Y]補可以用對[Y]補進行求補運算得到3.補碼運算例1-11：用補碼進行下列運算：23+15；(-23)+(-15)；23-15；(-23)-(-15)。解：

[23]補=00010111B=17H；[-23]補=11101001B=0E9H；[15]補=00001111B=0FH；[-15]補=11110001B=0F1H；運算過程如下：3.補碼運算3.補碼運算1.3.3數(shù)的編碼1．BCD碼（及其（加減）運算）2.ASCII碼1．BCD碼（及其（加減）運算）8421BCD碼（簡稱BCD碼），即將1位十進制數(shù)0~9分別用4位二進制編碼來表示，而這四位的權(quán)從高位到低位一次是8，4，2，1。十進制數(shù)8421BCD碼十進制數(shù)8421BCD碼012345670000000100100011010001010110011189101112131415100010010001000000010001000100100001001100010100000101011．BCD碼（及其（加減）運算）例1-12：用組合和非組合BCD碼分別表示十進制數(shù)43和512。解：2.ASCII碼

用7位二進制碼表示一個字符，共能表示128個不同的字符。第2章微處理器2.18086微處理器的結(jié)構(gòu)2.1.18086的功能結(jié)構(gòu)2.1.28086的寄存器結(jié)構(gòu)2.1.38086的工作模式和引腳特性2.28086的系統(tǒng)組成和總線時序2.2.18086的系統(tǒng)組成2.2.28086的總線時序2.3高檔微處理器2.3.180386微處理器2.3.2Pentium微處理器2.3.3Intel新技術(shù)第2章微處理器微處理器，中央處理單元（CentralProcessingUnit,CPU)采用大規(guī)模（LSI）或超大規(guī)模集成電路（VLSI）技術(shù)制成的半導體芯片。它將控制單元，寄存器組，算術(shù)邏輯單元（ALU）及內(nèi)部總線集成在芯片上，組成具有運算器和控制器功能的部件。2.18086微處理器的結(jié)構(gòu)8086是Intel系列的第三代16位微處理器HMOS高密度工藝每片集成4萬多只晶體管單一+5v電源主頻為5MHz/10MHz內(nèi)部和外部的數(shù)據(jù)總線寬度是16位，地址總線寬度20位，可導址空間達220，即1MB。2.1.18086的功能結(jié)構(gòu)執(zhí)行部件EU（ExecutionUnit）由運算器、寄存器組、控制器等組成，負責指令的執(zhí)行總線接口部件BIU（BusInterfaceUnit）由指令隊列、地址加法器、總線控制邏輯等組成，負責與系統(tǒng)總線打交道數(shù)據(jù)寄存器指針和變址寄存器AHALBHBLCHCLDHDLSPBPSIDIAXBXCXDX暫存寄存器ALU標志寄存器FREU控制器ALU數(shù)據(jù)總線（16位）指令隊列緩沖器123456總線控制邏輯8086總線地址加法器CSDSSSESIP內(nèi)部暫存器AB(20位)執(zhí)行部件（EU）總線接口部件（BIU）DB(16位)（8位）隊列總線

8086CPU的內(nèi)部功能結(jié)構(gòu)框圖1.執(zhí)行部件EU

(1)EU的功能：A.從BIU的指令隊列緩沖器中取出指令，由EU控制器的指令譯碼器譯碼產(chǎn)生相應的操作控制信號給各部件B.對操作數(shù)進行算術(shù)運算和邏輯運算，并將運算結(jié)果的狀態(tài)特征保存到狀態(tài)寄存器FR中C.EU不直接與CPU外部系統(tǒng)相連，當需要與主存儲器或I/O設備交換數(shù)據(jù)時，EU向BIU發(fā)出命令，并提供給BIU16位有效地址及所需傳送的數(shù)據(jù)(2)執(zhí)行部件EU的組成A.EU由算術(shù)邏輯單元ALUB.通用數(shù)據(jù)寄存器組C.地址指針和變址寄存器D.標志寄存器E.數(shù)據(jù)暫存寄存器F.EU控制器組成1.執(zhí)行部件EU（3）EU的特點：A.通用數(shù)據(jù)寄存器AX，BX，CX，DX，既可以作16位寄存器使用，也可以分成高、低8位分別作兩個8位寄存器使用。地址指針BP，SP和變址寄存器SI，DI都是16位寄存器。B.ALU的核心是16位二進制加法器C.16位狀態(tài)標志寄存器（7位未用）存放操作后的狀態(tài)特征和設置的控制標志。如下圖所示：D.EU控制器是執(zhí)行指令的控制電路，實現(xiàn)從隊列中取指令、譯碼、產(chǎn)生控制信號等。D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0CFPFAFZFSFTFIFDFOFPSW

1.執(zhí)行部件EU2.總線接口部件BIU(1)

BIU的功能:1)BIU從主存取指令送到指令隊列緩沖器2)CPU執(zhí)行指令時，總線接口單元要配合EU從指定的主存單元或外設端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給EU或把EU的操作結(jié)果傳送到指定的主存單元或外設端口中3)計算并形成訪問存儲器的20位物理地址2.總線接口部件BIU(3)BIU的組成:1)4個16位段寄存器2)16位指令指針寄存器3)20位物理地址加法器4)6字節(jié)指令隊列及總線控制邏輯2.總線接口部件BIU

(3)BIU的特點：1)指令隊列是由6個字節(jié)的寄存器組成（8088指令隊列由4個字節(jié)組成），采用“先進先出”原則。2)地址加法器是用來產(chǎn)生20位存儲器物理地址的。物理地址的計算公式為：物理地址(20位)=段基址(16位)×16+偏移地址(16位)3)8086分配20條引腳線分時傳送20位地址，16位數(shù)據(jù)和4位狀態(tài)信息。2.總線接口部件BIU2.1.28086的寄存器結(jié)構(gòu)三組信息寄存器通用數(shù)據(jù)寄存器組地址指針和變址寄存器段寄存器組一個標志寄存器指令指針寄存器IP1.通用數(shù)據(jù)寄存器四個16位通用寄存器AX,BX,CX和DX可以拆成兩個獨立的8位寄存器使用參與算術(shù)和邏輯運算，但它們還有各自特殊的用途。寄存器一般用法隱含用法AX16位累加器（Accumulator)字乘時提供一個操作數(shù)并存放積的低字;字除時提供被除數(shù)的低字并存放商ALAX的低8位字節(jié)乘時提供一個操作數(shù)并存放積的低字節(jié)；字節(jié)除時提供被除數(shù)的低字節(jié)并存放商；BCD碼運算指令和XLAT指令中作累加器；字節(jié)I/O操作中存放8位輸入/輸出數(shù)據(jù)AHAX的高8位字節(jié)乘時提供一個操作數(shù)并存放積的高字節(jié)；字節(jié)除時提供被除數(shù)的高字節(jié)并存放余數(shù)；LAHF指令中充當目的操作數(shù)BX基址(Base)寄存器,支持多種尋址,常用作地址寄存器XLAT指令中提供被查表格中源操作數(shù)的間接地址CX16位計數(shù)器（Counter）串操作時用作串長計數(shù)器；循環(huán)操作中用作循環(huán)次數(shù)計數(shù)器CL8位計數(shù)器移位或循環(huán)移位時用作移位次數(shù)計數(shù)器DX16位數(shù)據(jù)（Data）寄存器在間接尋址的I/O指令中提供端口地址；字乘時存放積的高字，字除時提供被除數(shù)高字并存放余數(shù)表2-18086中通用寄存器的一般用法和隱含用法2.指針及變址寄存器（4個16位寄存器）EU中有兩個地址指針寄存器和兩個變址寄存器，它們分別為：SP（StackPointer），堆棧指針寄存器BP（BasePointer），基址指針寄存器SI（SourceIndex），源變址寄存器DI（DestinationIndex），目的變址寄存器它們的應用如圖所示：寄存器一般用法隱含用法SP堆棧指針（StackPointer），與SS配合指示堆棧棧頂?shù)奈恢脡簵?、出棧操作中指示棧頂BP基址指針（BasePointer），它支持間接尋址、基址尋址、基址加變址等多種尋址手段。在子程序調(diào)用時，常用它來取壓棧的參數(shù)SI源變址（SourceIndex）寄存器。它支持間接尋址、變址尋址、基址加變址尋址等多種尋址串操作時用作源變址寄存器，指示數(shù)據(jù)段（段默認）或其他段（段超越）中源操作數(shù)的偏移地址DI目的變址（DestinationIndex）寄存器。它支持間接尋址、變址尋址、基址加變址尋址等多種尋址串操作時用作目的變址寄存器，指示附加段（段默認）中目的操作數(shù)的偏移地址表2-28086中地址寄存器的一般用法和隱含用法8086寄存器的特別說明(1)8086的堆棧及堆棧操作有以下特點：雙字節(jié)操作。即每次進、出棧的數(shù)據(jù)均為兩字節(jié)。且高位字節(jié)對應高地址，低位字節(jié)對應低地址。無論是源操作數(shù)還是目的操作數(shù)，也無論是存儲器操作數(shù)還是寄存器操作數(shù)，都必須按這個原則執(zhí)行。堆棧向低地址方向生成。數(shù)據(jù)每次進棧時堆棧指針SP向低地址方向移動(減2)；反之，數(shù)據(jù)出棧時，SP向高地址方向移動(加2)(2)BP、BX都被稱為基址指針，但兩者用法不同。BP只能尋址堆棧段(段缺省)，不允許段跨越；BX可以尋址數(shù)據(jù)段(段缺省)，也可以尋址附加段(段跨越)。(3)由于大多數(shù)算術(shù)和邏輯運算中又可以使用BP、SP和變址寄存器，因而也將這4個寄存器歸入通用寄存器組。使用中應該注意這4個寄存器只能用于16位的存取操作3.段寄存器8086CPU中有4個段寄存器，用于存放當前程序所用的各段的起始地址，也稱為段的基地址。1.代碼段寄存器CS（CodeSegment）其內(nèi)容左移4位再加上指令指針I(yè)P的內(nèi)容，就形成下一條要執(zhí)行的指令存放的實際物理地址。2.數(shù)據(jù)段寄存器DS（DataSegment）DS中的內(nèi)容左移4位再加上按指令中存儲器尋址方式計算出來的偏移地址，即為數(shù)據(jù)段指定的單元進行讀寫的地址。3.堆棧段寄存器SS（StackSegment）堆棧是按“后進先出”原則組織的一個特別存儲區(qū)。操作數(shù)的存放地址是由SS的內(nèi)容左移4位再加上SP的內(nèi)容而形成的。4.附加段寄存器ES（ExtendedSegment）附加段是在進行字符串操作時作為目的區(qū)地址使用的一個附加數(shù)據(jù)段。在字符串操作指令中SI作為源變址寄存器，DI作為目的變址寄存器，其內(nèi)容都是偏移地址。

SP，BP，SI，DI與段寄存器聯(lián)用說明（1）SP,BP與SS聯(lián)用→確定堆棧段中某一存儲器單元的地址，SP用來表示棧頂?shù)钠频刂?，BP可作為堆棧區(qū)中的一個基地址以便訪問堆棧中的其他信息。（2）SI,DI與DS聯(lián)用→確定數(shù)據(jù)段中某一存儲器單元的地址，SI和DI有自動增量和自動減量的功能。在串處理指令中，SI和DI作為隱含的源變址和目的變址寄存器，SI和DS聯(lián)用，DI和ES聯(lián)用，分別達到在數(shù)據(jù)段和附加段中尋址的目的。（3）DF為1，SI、DI減量，由高地址向低地址處理；DF為0，SI、DI增量，由低地址向高地址處理4.指令指針寄存器和標志寄存器（1）指令指針寄存器IP指令指針寄存器IP是一個16位的表示地址指針的寄存器（2）標志寄存器FR（FlagRegister）標志寄存器也稱為程序狀態(tài)字PSW（ProgramStatusWord）寄存器，它是一個16位的標志寄存器，但僅使用其中的9位。其中CF,OF,AF,ZF,SF,PF為6個狀態(tài)標志位；DF，IF和TF為3個控制標志位。如下圖所示：D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0CFPFAFZFSFTFIFDFOFPSW

圖2-28086CPU標志寄存器

狀態(tài)信息由中央處理機根據(jù)計算機的結(jié)果自動設置，6位狀態(tài)位的意義說明如下：OF（OverFlag）溢出標志：溢出為1SF（SignFlag）符號標志：負為1，取最高有效位ZF（ZeroFlag）零標志：是0為1CF(CarryFlag)進位標志：右進位為1AF(AuxiliaryFlag)輔助進位標志：第3位右進位置1(半字節(jié)）PF(ParityFlag)奇偶進位標志：結(jié)果中1的個數(shù)位為偶數(shù)置1。4.指令指針寄存器和標志寄存器控制信息由系統(tǒng)程序或用戶程序根據(jù)需要用指令設置，控制標志（3個）：DF(DirectionFlag)方向標志：DF為1，SI、DI減量，由高地址向低地址處理；DF為0，SI、DI增量，由低地址向高地址處理IF(InteruptFlag)中斷標志：IF為1時允許中斷TF(TrapFlag)陷阱標志（又叫跟蹤標志）：每執(zhí)行一條指令就引起一個內(nèi)部中斷。用于單步方式操作，TF為1，指令執(zhí)行完后產(chǎn)生陷阱，由系統(tǒng)控制計算機；TF為0，CPU不產(chǎn)生陷阱，正常工作.4.指令指針寄存器和標志寄存器在本書第三章中介紹的匯編程序調(diào)試軟件DEBUG中提供了測試標志位的方法，標志位0或1是用兩個字母來表示的。標志位OFDFIFSFZFAFPFCF1/0OV/NVDN/UPEI/DING/PLZR/NZAC/NAPE/POCY/NC4.指令指針寄存器和標志寄存器例題例1:MOVAX,1MOVBX,2ADDAX,BX

指令執(zhí)行后，(AX)=3,OF=0,CF=0,ZF=0,SF=0例2:MOVAX,FFFFHMOVBX,1ADDAX,BX

指令執(zhí)行后，(AX)=0,OF=0,CF=1,ZF=1,SF=04.指令指針寄存器和標志寄存器2.1.38086的工作模式和引腳特性1.芯片引腳特性的描述2．8086的工作模式3．8086的引腳特性1.芯片引腳特性的描述引腳的功能即引腳信號的定義信號的有效電平指控制引腳使用有效時的邏輯電平。低電平有效的引腳名字上面加有一條橫線，引腳名字上無橫線者為高電平有效。另有一些引腳高、低電平均有效，分別表示不同的狀態(tài)或數(shù)值。還有些引腳信號為邊沿有效。信號流向芯片與其他部件的聯(lián)系全靠在引腳上傳送信息，這些信息可能自芯片向外輸出，也可能從外部輸入到芯片，還可能是雙向的。引腳的復用為了以少量引腳提供更多的功能，會采用引腳復用的做法。三態(tài)能力“三態(tài)”能力是指有些引腳除了能正常輸出或輸入高、低電平外，還能輸出高阻狀態(tài)。當它輸出高阻狀態(tài)時，表示芯片實際上已放棄了對該引腳的控制，使之“浮空”。這樣，與總線相連接的其它設備就可以獲得對總線的控制權(quán)，系統(tǒng)轉(zhuǎn)為接受總線的設備控制下工作。2.８０８６的工作模式8086有兩種工作模式：最小模式和最大模式。（1）8086系統(tǒng)處于最小模式，就是系統(tǒng)中的CPU只有8086單獨一個處理器。在這種系統(tǒng)中，所有總線控制信息都直接由8086產(chǎn)生，系統(tǒng)中總線控制邏輯電路被減到最少，這些特征就是最小模式名稱的由來。最小模式適合于較小規(guī)模的系統(tǒng)。（2）在最大模式系統(tǒng)中有多個微處理器，其中必有一個主處理器8086，其他處理器稱為協(xié)處理器或輔助處理器，承擔某一方面的專門工作。3.8086的引腳特性VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS1)INTA(QS0)TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND123456789101112131415161718192040393837363534333231302928272625242322218086有40個引腳，其中第33（最小/最大模式）腳很關(guān)鍵，它是一條輸入線，可以加高電平，也可以加低電平，由該線所加電平的高或低電平?jīng)Q定24-31引腳的功能（24-31引腳的功能取決于8086工作在最小模式還是最大模式）其他引腳不受第33引腳的影響，我們把這部分引腳稱為一般引腳。最小模式引腳的功能定義直接點擊相關(guān)引腳進入說明3.8086的引腳特性（1）最小模式1~40引腳的功能定義：①MN/（最小/最大模式）：輸入，高、低電平均有效。MN/=1，8086系統(tǒng)設置為最小模式，MN/=0，8086設置為最大模式。在最小模式系統(tǒng)中，全部控制信號由8086提供。②VCC、GND（電源、地）：輸入。8086VCC接入的電壓為+5V±10%，GND有兩條（1，20腳）。3.8086的引腳特性③CLK（系統(tǒng)時鐘）：輸入。8086CLK與時鐘發(fā)生器8284A的時鐘輸出端CLK相連接。該時鐘信號的占空比為33%（即低、高之比為2﹕1）。8086要求的時鐘頻率為5MHZ，8086-1要求的時鐘頻率為10MHZ，8086-2要求的時鐘頻率為7MHZ。系統(tǒng)時鐘為CPU和總線控制邏輯電路提供了時序基準。④AD15~AD0（地址/數(shù)據(jù)）：復用線，雙向，三態(tài)。在總線周期的T1狀態(tài)，輸出要訪問的存儲器或I/O端口的地址；T2~T4狀態(tài)，作為數(shù)據(jù)傳輸線。在CPU進行響應中斷、DMA方式時，這些線處于浮空狀態(tài)（高阻態(tài)）。3.8086的引腳特性⑤A19~A16/S6~S3（地址/狀態(tài)）：復用線，輸出，三態(tài)。A19~A16是地址的高4位，在T1時輸出地址，S6~S3是CPU的狀態(tài)信號，在T2~T4時輸出CPU狀態(tài)。當訪問存儲器時，T1輸出的A19~A16與AD15~AD0組成20位地址信號，而訪問I/O端口時，A19~A16=0000，AD15~AD0為16位地址信號。在T2~T4時，狀態(tài)信號的S6=0，表示當前8086與總線相連，S5標志中斷允許IF的狀態(tài)，S4和S3組合指示當前使用的段寄存器（00，01，10，11分別指ES，SS，CS，DS）。在進行DMA方式時，這些線浮空。⑥/S7（數(shù)據(jù)線高8位開放/狀態(tài)）：復用線，輸出，三態(tài)。在T1狀態(tài)，輸出信號，表示高8位數(shù)據(jù)線D15~D8上的數(shù)據(jù)有效；在T2~T4狀態(tài)，輸出S7狀態(tài)信號（在8086中，S7作為備用狀態(tài)信號，未用）。和A0組合起來表示當前數(shù)據(jù)在總線上的格式，如表2-4所示。3.8086的引腳特性3.8086的引腳特性如果想從奇地址讀/寫一個字的話，分兩個總線周期實現(xiàn)：A0操作所用數(shù)據(jù)引腳00從偶地址讀/寫一個字AD15～AD010從偶地址讀/寫一個字節(jié)AD7～AD001從奇地址讀/寫一個字節(jié)AD15～AD811無效01首先讀/寫奇字節(jié)AD15～AD8AD15～AD810然后讀/寫偶字節(jié)AD7～AD0AD7～AD03.8086的引腳特性⑦ALE（地址鎖存）：輸出，高電平有效。ALE是8086在每個總線周期的T1狀態(tài)時發(fā)出的，其下降沿將8086CPU輸出的AD15~AD0、A19~A16地址信息和鎖存在CPU外部的地址鎖存器中。注意ALE端不能被浮空。⑧（讀）,（寫）：輸出，低電平有效，三態(tài)。=0，表示8086為存儲器或I/O端口讀操作

=0，表示8086為存儲器或I/O端口寫操作。它們在“同時”是互斥信號，在DMA時浮空。3.8086的引腳特性3.8086的引腳特性RD=0，表示8086為存儲器或I/O端口讀操作。當DMA時，此線浮空。WR=0，表示8086為存儲器或I/O端口寫操作。當DMA時，此線浮空。具體到底是讀取存儲器某地址單元的內(nèi)容還是某輸入設備輸入端口的內(nèi)容，這取決于M/IO信號。在最小模式中，信號M/IO、WR、RD組合起來決定了系統(tǒng)中數(shù)據(jù)傳送方式3.8086的引腳特性⑿READY（準備好）：輸入，高電平有效。READY表示數(shù)據(jù)傳送結(jié)束與否，接時鐘發(fā)生器8284A的READY端，得到一個經(jīng)同步了的“準備好”信號?！皽蕚浜谩钡囊馑季褪牵嚎偩€讀周期時，存儲器或I/O設備已把數(shù)據(jù)送上數(shù)據(jù)總線；總線寫周期時，數(shù)據(jù)總線上的數(shù)據(jù)已經(jīng)寫入存儲器或I/O設備。當READY=0，CPU在T3之后，自動插入一個或幾個等待狀態(tài)Tw。一旦READY=1，便是通知CPU數(shù)據(jù)傳輸完畢，而進入T4。3.8086的引腳特性引腳圖3.8086的引腳特性⒄HOLD（總線請求，輸入），HLDA（總線允許，輸出）：高電平有效。在最小模式下，所有總線控制信息都直接由8086產(chǎn)生，系統(tǒng)中的其他總線主控部件要占用總線時，就需要這一對信號。HOLD和HLDA是一對配合使用的總線聯(lián)絡信號。當系統(tǒng)中的其他總線主控部件要占用總線時，向CPU發(fā)HOLD=1總線請求。如果此時CPU允許讓出總線，就在當前總線周期完成時，發(fā)HLDA=1應答信號，且同時使具有三態(tài)功能的地址/數(shù)據(jù)總線和控制總線處于浮空，表示讓出總線?？偩€請求部件收到HLDA=1后，獲得總線控制權(quán)，在這期間，HOLD和HLDA都保持高電平。當請求部件完成對總線的占用后，HOLD=0總線請求撤消，CPU收到后，也將HLDA=0。這時，CPU又恢復了對地址/數(shù)據(jù)總線和控制總線的占有權(quán)。（2）最大模式24~31引腳的功能定義。在最大模式下，許多總線控制信號不是由8086直接產(chǎn)生的，而是通過總線控制器8288產(chǎn)生。因此，8086在最小模式下提供的總線控制信號的引腳（24~31腳）就得重新定義，改為支持最大模式之用。8086既然是最大模式，33腳MN/=0是前提條件。3.8086的引腳特性3.8086的引腳特性3.8086的引腳特性②QS1，QS0（指令隊列狀態(tài)）：輸出。QS1，QS0組合起來提供前一個時鐘周期指令隊列的狀態(tài)，以便讓外部對8086BIU中指令隊列的動作跟蹤。QS0，QS1，組合與隊列狀態(tài)的對應關(guān)系見表2-6。3.8086的引腳特性3.8086的引腳特性2.28086的系統(tǒng)組成和總線時序2.2.18086的系統(tǒng)組成2.2.28086的總線時序

2.2.18086的系統(tǒng)組成1．系統(tǒng)組成的特點2．最小模式系統(tǒng)組成3．最大模式系統(tǒng)組成4．存儲器組織與分段5．I/O組織_____1．系統(tǒng)組成的特點1)MN/MX端接VCC或GND，決定工作在最小模式或最大模式2)8084A為時鐘發(fā)生器，外接15MHz振蕩源，經(jīng)8284A三分頻后，得5MHz主頻送到8086系統(tǒng)時鐘端CLK。除此之外，8284A還將外部的復位信號RESET和就緒信號READY實現(xiàn)同步后發(fā)給8086相應引腳3)用3片8282作地址鎖存器，在T1時鎖存地址/數(shù)據(jù)復用線上的地址A19-A0和BHE信號4)當系統(tǒng)所連的存儲器和外設較多時，需要增加數(shù)據(jù)總線的驅(qū)動能力5)系統(tǒng)組成還必須有其他的一些，如半導體存儲器RAM和ROM，外部設備的I/O接口，中斷控制管理部件等組件_____BHECLKREADYRESET等待狀態(tài)發(fā)生A19~A16AD15~AD0地址/數(shù)據(jù)8286收發(fā)器TOE8282鎖存器STBD15~D08284ARES8288總線控制器CLKMN/MX80861S0S1S2S0S1S2RDYOEDENDT/RALE2.最小模式系統(tǒng)組成A19~A0MRDCMWTCAMWCIORCIOWCAIOWCINTABHECLKREADYRESET等待狀態(tài)發(fā)生A19~A16AD15~AD0地址/數(shù)據(jù)8286收發(fā)器TOE8282鎖存器STBD15~D08284ARES8288總線控制器CLKMN/MX80861S0S1S2S0S1S2RDYOEDENDT/RALE3.最大模式系統(tǒng)組成總線控制器８２８８最大模式與最小模式在總線部件配置上最主要的差別就是總線控制器8288。系統(tǒng)因包含多個處理器，需要解決主處理器和協(xié)處理器之間的協(xié)調(diào)工作以及對總線的共享控制等問題。為此，最大模式系統(tǒng)中要采用8288總線控制器。系統(tǒng)的許多控制信號不再由8086直接發(fā)出，而是由總線控制器8288對8086發(fā)出的控制信號進行變換和組合，以得到系統(tǒng)各種總線控制信號。8086最大模式系統(tǒng)的其他組件，例如，協(xié)處理器8087或8089，總線仲裁器8289，中斷控制器8259，存儲器，I/O接口等根據(jù)實際系統(tǒng)的需要選配，目的是支持多總線結(jié)構(gòu)，形成一個多處理器系統(tǒng)。地址總線BHE控制總線

S0S1S28086CPUCLK8259A&STB8282鎖存器（3片）8286總線收發(fā)器（2片）OETDENALECLKS0S1S2AENIOBCENINTAMRDMWT8288總線控制器IORCIOWCMCE/PDEN8259A中斷控制器INTAWRDT/RSP/ENRD圖2-6總線控制器8288與系統(tǒng)的連接8288的兩種工作方式8288提供了兩種工作方式，由IOB——I/O總線工作方式信號決定。當IOB接地，8288適用于單處理器系統(tǒng)，稱作系統(tǒng)總線方式，此時，還要求AEN接地，CEN接＋5V。圖2-6給出的就是這種方式的系統(tǒng)的連接。當IOB接＋5V，且CEN接＋5V，8288則適合工作于多處理器系統(tǒng)，稱作局部總線方式。4.存儲器組織與分段所謂存儲器分段技術(shù)就是把1MB空間分成若干邏輯段，每個邏輯段的容量≤64KB。段內(nèi)地址是連續(xù)的，段與段之間是互相獨立的。邏輯段可以在整個存儲空間浮動，即段的排列可以連續(xù)、分開、部分重疊或完全重疊，非常靈活。這里所謂的重疊是指存儲單元可以分屬于不同的邏輯段。存儲器的邏輯分段斷開排列A段B段C段D段E段40000H50000H60000H70000H連續(xù)排列部分重疊完全重疊

∑偏移地址段基址地址加法器物理地址段寄存器15150190圖2-8存儲器物理地址的形成存儲器物理地址的形成5.I/O組織8086系統(tǒng)和外部設備之間是通過I/O接口進行相互傳輸信息的。每個I/O接口都有一個或幾個I/O端口，一個端口往往對應于接口上一個寄存器或一組寄存器。微機要為每個I/O端口分配一個地址，稱端口地址。端口地址和存儲單元地址一樣，應具有惟一的地址編碼。微機I/O端口有兩種編址方式（1）統(tǒng)一編址（2）獨立編址編址方式統(tǒng)一編址這種編址方式是將I/O端口和存儲單元統(tǒng)一編址，即把I/O端口置于存儲器空間，也看作是存儲單元。因此，存儲器的各種尋址方式均可用來尋址I/O端口。在這種方式下I/O端口操作功能強，使用起來也很靈活，I/O接口與CPU的連接和存儲器與CPU的連接相似。但是I/O端口占用了一定的存儲空間，而且執(zhí)行I/O操作時，因地址位數(shù)長，速度較慢。獨立編址這種編址方法是將I/O端口進行獨立編址，I/O端口空間與存儲器空間相互獨立。這就需要設置專門的輸入、輸出指令對I/O端口進行操作。8086系統(tǒng)采用的就是這種獨立的I/O編址方式。端口地址說明8086使用A15～A0這16根地址線作為I/O端口地址線，可訪問端口最多可達64K個8位端口或32K個16位端口。和存儲器的字單元一樣，對于奇地址的16位端口的訪問，要進行兩次操作才能完成。16位的I/O端口地址無需經(jīng)過地址加法器產(chǎn)生，因而不使用段寄存器。從AB總線上發(fā)出的端口地址仍為20位，只不過最高四位A19～A16為0。2.2.28086的總線時序微型計算機系統(tǒng)內(nèi)的所有操作都要按統(tǒng)一的時鐘節(jié)拍進行。每項總線操作也都需要一定的時間，稱之為總線周期。不同的總線操作需要不同的總線信號，而“總線時序”則是對這些信號的變化時間順序的描述。1．最小模式下的讀/寫總線周期2．最大模式下的讀/寫總線周期總線周期8086CPU為了要與存儲器及I/O端口交換數(shù)據(jù)，需要執(zhí)行一個總線周期，即完成一次總線操作。依照數(shù)據(jù)傳輸?shù)姆较?，總線操作分為總線讀操作和總線寫操作?？偩€讀操作指CPU從存儲器或I/O端口讀取數(shù)據(jù)總線寫操作指CPU將數(shù)據(jù)寫入存儲器或I/O端口一個基本的讀/寫周期包括4個T狀態(tài)，即T1、T2、T3、T4。在存儲器和外設速度較慢時，要在T3之后插入一個或幾個等待周期Tw，以使其在數(shù)據(jù)傳送時能與CPU同步。1.最小模式下的讀／寫總線周期8086CPU為了要與存儲器I／O端口交換數(shù)據(jù)，需要執(zhí)行一個總線周期，即完成一次總線操作。依照數(shù)據(jù)傳輸?shù)姆较?，總線操作分為總線讀操作和總線寫操作。(1)最小模式下的總線讀操作(2)最小模式下的總線寫周期操作(3)總線空閑狀態(tài)當CPU不執(zhí)行總線周期時，總線接口部件不與總線打交道，進入總線空閑周期。此時，CPU內(nèi)部指令隊列已滿，且EU單元正在進行有效的內(nèi)部操作。所以說，總線空操作是總線接口部件對執(zhí)行部件的等待狀態(tài)?？偩€空閑周期由一系列T1構(gòu)成，基本維持前一總線周期時的狀態(tài)。如果前一個總線周期為寫周期，AD15～AD0的數(shù)據(jù)仍被繼續(xù)驅(qū)動；如果前一個總線周期為讀周期，則AD15～AD0在空閑周期處于高阻狀態(tài)。2.(1)最大模式下的讀總線周期2.(2)最大模式下的寫總線周期2.3高檔微處理器自1971年推出一般型微處理器4004以來，Intel所設計生產(chǎn)的微處理器一直占有相當大的市場。從8086／8088,80286,80386,80486到Pentium,PentiumPro,PentiumII,PentiumIII以及Pentium4每一次都將微型計算機帶向全新的領域。2.3.180386微處理器2.3.2Pentium微處理器2.3.3Intel新技術(shù)2.3.180386微處理器1．80386的主要特點2．80386的內(nèi)部結(jié)構(gòu)3．80386的三種工作方式1．80386的主要特點采用全32位結(jié)構(gòu)，其內(nèi)部寄存器、ALU和操作是32位，數(shù)據(jù)線和地址線均為32位提供32位外部總線接口，最大數(shù)據(jù)傳輸率為32MB/s，具有自動切換數(shù)據(jù)總線寬度的功能具有片內(nèi)集成的存儲器管理部件MMU，可支持虛擬存儲和特權(quán)保護，虛擬存儲器空間可達64太字節(jié)（TB）具有實地址方式、保護方式和虛擬8086方式3種工作方式采用了比8086更先進的流水線結(jié)構(gòu)，使其能高效、并行地完成取指、譯碼、執(zhí)行和存儲管理功能(指令隊列16字節(jié)長）2.80386的內(nèi)部結(jié)構(gòu)（1）總線接口部件（BIU）（2）指令預取部件（IPU）（3）指令譯碼部件（IDU）（4）指令執(zhí)行部件（EU）（5）分段部件（SU）（6）分頁部件（PU）

（1）總線接口部件（BIU）微處理器與系統(tǒng)的接口，其功能是：在取指令、取數(shù)據(jù)、分段部件請求和分頁部件請求時，有效地滿足微處理器對外部總線的傳輸要求。BIU能接收多個內(nèi)部總線請求，并且能按優(yōu)先權(quán)加以選擇，最大限度地利用所提供的總線寬度，為這些請求服務。（2）指令預取部件（IPU）職責是從存儲器預先取出指令有一個能容納16條指令的隊列（3）指令譯碼部件（IDU）職責是從預取部件的指令隊列中取出指令字節(jié)，對它們進行譯碼后存入自身的已譯碼指令隊列中，并且作好供執(zhí)行部件處理的準備工作。如果在預譯碼時發(fā)現(xiàn)是轉(zhuǎn)移指令，可提前通知總線接口部件BIU去取目標地址中的指令，取代原預取隊列中的順序指令。（4）指令執(zhí)行部件（EU）由控制部件、數(shù)據(jù)處理部件和保護測試部件組成?？刂撇考邪刂芌OM、譯碼電路等微程序驅(qū)動機構(gòu)。數(shù)據(jù)處理部件中有8個32位通用寄存器、算術(shù)邏輯運算器ALU、一個64位桶形移位器、一個乘除法器和專用的控制邏輯，它負責執(zhí)行控制部件所選擇的數(shù)據(jù)操作。保護測試部件用于微程序控制下，執(zhí)行所有靜態(tài)的與段有關(guān)的違章檢驗。執(zhí)行部件EU中還設有一條附加的32位的內(nèi)部總線及專門的總線控制邏輯，以確保指令的正確完成。（5）分段部件（SU）作用是應執(zhí)行部件的請求，把邏輯地址轉(zhuǎn)換成線性地址。在完成地址轉(zhuǎn)換的同時還執(zhí)行總線周期的分段合法性檢驗。該部件可以實現(xiàn)任務之間的隔離，也可以實現(xiàn)指令和數(shù)據(jù)區(qū)的再定位。（6）分頁部件（PU）作用是把由分段部件產(chǎn)生的線性地址轉(zhuǎn)換成物理地址，并且要檢驗訪問是否與頁屬性相符合。為了加快線性地址到物理地址的轉(zhuǎn)換速度，80386內(nèi)設有一個頁描述符高速緩沖存儲器（TLB），其中可以存儲32項頁描述符，使得在地址轉(zhuǎn)換期間，大多數(shù)情況下不需要到內(nèi)存中查頁目錄表和頁表。試驗證明TLB的命中率可達98％。對于在TLB內(nèi)沒有命中的地址轉(zhuǎn)換，80386設有硬件查表功能，從而緩解了因查表引起的速度下降問題。分段部件SU和分頁部件PU統(tǒng)稱為存儲器管理部件MMU（MemoryManagementUnit）系統(tǒng)總線分段部件SU分頁部件PU執(zhí)行部件EU預取部件IPU譯碼部件IDU總線部件BIU線性地址譯碼指令數(shù)據(jù)（操作和結(jié)果）有效地址物理地址32位指令字節(jié)指令六大功能部件之間的關(guān)系有效地址總線有效地址總線移位地址加法器乘/除寄存器棧狀態(tài)標志ALU控制保護檢測部件控制控制ROM譯碼和定序位移總線指令和譯碼兩個譯碼指令隊列指令預譯碼內(nèi)部控制總線分段部件輸入加法器描述符寄存器界限和屬性PLA分頁部件加法器頁面超高速緩存器控制和特性PLA預取器界限檢測器指令預取16字節(jié)指令隊列指令流線性地址總線請求特權(quán)地址驅(qū)動器流水線I/O總線寬度控制多路收發(fā)器取代碼取頁數(shù)物理地址總線控制總線控制HOLD,INTR,NMI,ERRORBUSY,HLDA,RESETBE0～BE3A2～A3M/IO,D/C,W/R,LOCK,ADS,NA,BSIG,READYD0～D33232323234ALU總線3232六大功能部件的結(jié)構(gòu)與連接圖3.80386的工作方式80386有三種工作方式：（1）實地址方式（2）保護虛擬地址方式（3）虛擬8086方式（1）實地址方式系統(tǒng)啟動后，80386自動進入實地址方式。尋址方式、存儲器管理、中斷處理與8086一樣。操作數(shù)默認長度為16位，但允許訪問32位寄存器（在指令前加前綴）。不用虛擬地址，最大地址范圍仍限于1MB，只采用分段方式，每段最大64KB。存儲器中保留兩個固定的區(qū)域，一個是初始化程序區(qū)FFFFFH-FFFF0H，另一個為中斷向量表003FFH-00000H。80386的4特權(quán)級，在實地址方式下，程序在最高級0級上執(zhí)行，80386指令集除了少數(shù)指令外，絕大多數(shù)指令在實地址方式下都有效。（2）保護虛擬地址方式所謂保護是在執(zhí)行多任務操作時，對不同任務使用的虛擬存儲器空間進行完全的隔離，保護每個任務順利執(zhí)行。保護方式是80386最常用的方式，系統(tǒng)啟動后先進入實地址方式，完成系統(tǒng)初始化后立即轉(zhuǎn)到保護方式。這種方式提供了多任務環(huán)境下的各種復雜功能以及對復雜存儲器組織的管理機制。只有在保護方式下，80386才能發(fā)揮其強大的功能。（2）保護虛擬地址方式保護虛擬地址方式特點1）存儲器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述。在保護方式下，80386尋址機構(gòu)不同于8086，與80286類似，是通過描述符的數(shù)據(jù)結(jié)構(gòu)來實現(xiàn)對內(nèi)存訪問的。2）強大的尋址空間。在保護方式下，80386可以尋址的空間大致64TB（246）。這個空間就是所謂的虛擬地址空間。3）使用80386的4級保護功能，可實現(xiàn)程序與程序、用戶與用戶、用戶與操作系統(tǒng)之間的隔離和保護，為多任務操作系統(tǒng)提供優(yōu)化支持。4）在保護方式下，80386既可以進行16位運算，又可進行32位運算。無論是16位，還是32位的運算，只要在保護方式下，它就能啟動其分頁單元，以支持虛擬內(nèi)存。（3）虛擬8086方式所謂虛擬8086模式是指一個多任務的環(huán)境（Multitasking），即模擬多個8086的工作方式。在這個模式之下，80386被模擬成多個8086微處理器并行工作。虛擬8086模式允許80386將內(nèi)存劃分成若干部分，每個部分由操作系統(tǒng)分配給不同的應用程序，而應用程序、數(shù)據(jù)以及內(nèi)存管理程序等部分則存放在所分配的內(nèi)存中。因此操作系統(tǒng)可根據(jù)時間上的平均分配或優(yōu)先權(quán)，分給每個應用程序的執(zhí)行時間。（3）虛擬8086方式虛擬8086方式主要特點：1）可執(zhí)行原來采用8086書寫的應用程序。2）段寄存器的用法與實地址方式一樣，即段寄存器內(nèi)容乘以16后加上偏移量即可得到20位的線性地址。3）可以使用分頁方式，將1MB分為256個頁面。分頁內(nèi)存是將內(nèi)存以4KB為單位進行劃分，每一個4KB稱為一“頁”，因此可以比段尋址方式劃分要細，從而可處理較小的應用程序與數(shù)據(jù)段。4）在虛擬8086方式中，應用程序在最低特權(quán)3級上運行，因此80386指令系統(tǒng)中的特權(quán)指令不能使用。實地址方式與虛擬8086方式的主要區(qū)別實地址方式的內(nèi)存管理只采用分段管理方式，不采用分頁管理，而虛擬8086方式既分段又分頁。存儲空間不同。實地址下的最大尋址空間為1MB，而虛擬8086方式下每個任務可以在整個內(nèi)存空間尋址，即1MB的尋址空間可以在整個存儲器范圍內(nèi)浮動，因此V86方式實際尋址空間為4GB。實地址方式下微處理器所有的保護機制都不起作用，因此不支持多任務，而虛擬8086方式即可以運行8086程序，又支持多任務操作，這就解決了80286保護方式既要維持保護機制，又要運行8086程序的矛盾。虛擬8086方式可以是80386保護方式中多任務操作的一個任務，而實地址方式總是針對整個80386系統(tǒng)。2.3.2Pentium微處理器1．Pentium的主要特點2．Pentium的內(nèi)部結(jié)構(gòu)3．Pentium的發(fā)展1．Pentium的主要特點超標量(Superscalar)流水線浮點運算部件分支預測雙Cache指令固化增加總線寬度其它特點2．Pentium的內(nèi)部結(jié)構(gòu)3.Pentium的發(fā)展2.3.3Intel新技術(shù)1．超線程技術(shù)2.Intel64位技術(shù)3.Intel多核技術(shù)1．超線程技術(shù)所謂的超線程技術(shù)，就是在一個IA-32CPU內(nèi)，兩個或多個邏輯處理器通過共享物理處理器上的幾乎所有執(zhí)行資源并各自維持一套完整的結(jié)構(gòu)狀態(tài)，從而在一個物理處理器模擬出兩個或更多的邏輯處理器。這樣，CPU就可以并行的執(zhí)行兩個分離的代碼流，也就提高了執(zhí)行多線程操作系統(tǒng)和應用程序，以及多任務環(huán)境下執(zhí)行單線程程序的性能。與超線程技術(shù)所帶來的性能提升相比，它幾乎不用增加額外的成本，只需小規(guī)模的改變處理器的設計。2.Intel64位技術(shù)（1）兼容模式允許大多數(shù)32位軟件無須修改就能運行在64位操作系統(tǒng)中，然而運行在虛擬8086模式下或使用硬件任務管理中的傳統(tǒng)應用程序?qū)o法工作。兼容模式像傳統(tǒng)的保護模式，應用程序只能存取線性地址空間中的第一個4GB。兼容模式必須使用16位和32位的地址和操作數(shù)。（2）64位模式能讓64位操作系統(tǒng)運行可存取64位地址空間的應用軟件。

①可以訪問64位線性地址空間。②可以訪問8個新的通用寄存器(R8–R15)。③可以訪問為了流SIMD擴展而增加的寄存器(XMM8–XMM15)。④可以訪問新增加到64位的通用寄存器(RAX,RBX,RCX,RDX,RSI,RDI,RBP,RSP)和一個64位的指令指針（RIP）。⑤有統(tǒng)一的寄存器字節(jié)尋址。⑥有快速中斷優(yōu)先級機制。⑦有一種新的指令指針相對尋址方式。3.Intel多核技術(shù)第3章尋址方式與指令系統(tǒng)3.1指令格式與尋址方式3.28086指令系統(tǒng)3.380x86與Pentium擴充和增加的指令3.1 指令格式與尋址方式3.1.1指令格式3.1.2尋址方式用來指揮和控制計算機完成指定操作的命令稱為指令。不同的微處理器具有各自不同的