130nm加固SOI工藝的抗輻射控制芯片設(shè)計(jì)

130nmSOI計(jì)天技術(shù)進(jìn)一步進(jìn)展的瓶頸。SOI3]外，SOI互補(bǔ)金屬氧化物半導(dǎo)體(ComplementaryMetalOxideCMOS用于小尺寸器件的優(yōu)勢。SOI其埋氧層的存在，總劑量輻射效應(yīng)更加簡單。對SOI器件以及電路的抗總劑量路從各層次上進(jìn)展加固設(shè)計(jì)。本文應(yīng)用總劑量輻射加固SOI晶圓材料及中國科學(xué)院上海微系統(tǒng)與信息技130nm(PartiallyDepletedSilicon-On-Insulator,PD-SOI)抗輻射標(biāo)準(zhǔn)單元庫設(shè)計(jì)了一款基于比例、積分、微分(ProportionIntegralandDifferentialPID)算法的專用集成電路(ApplicationIntegratedCircuitASICH80CQFP164根底功能測試通過后進(jìn)展總劑量輻照試驗(yàn)。試驗(yàn)在模擬空間輻射的環(huán)境下進(jìn)展，用的需求。PIDPID環(huán)掌握，具有架構(gòu)簡潔、易于實(shí)現(xiàn)、魯棒性強(qiáng)等特點(diǎn)。比例掌握是掌握器輸出[6]正比，避開被掌握量在調(diào)控中消滅嚴(yán)峻超調(diào)。[7]1PIDFig.1PrinciplediagramofthePIDcontrolPIDPID(1)p i d制器的輸出信號；e(t)為比較模塊反響的誤差量。由于是承受數(shù)字集成電路的方法實(shí)現(xiàn)PID算法，所以，需對模擬PID算式進(jìn)展離散等效，離散等效中應(yīng)用求和替代積分，向后差分代替微分即：(2)(3)依據(jù)式(2)～(3PID(4)進(jìn)一步有：(5)其中：(6)(7)前面得到的式(5PIDu(k)的值，需要將歷次偏差信號相加，即假設(shè)直接用于掌握建模則會極不便利PID[9-10]前面得到的式(5PIDu(k)的值，需要將歷次偏差信號相加，即假設(shè)直接用于掌握建模則會極不便利PID[9-10]：p id(8)行。基于PID掌握的系統(tǒng)架構(gòu)為算法實(shí)現(xiàn)芯片，負(fù)責(zé)接收由比較模塊產(chǎn)生及模數(shù)轉(zhuǎn)換器(AnalogtoDigitalDAC器(DirectDigitalSynthesizerDDS)合成以及變頻轉(zhuǎn)換與壓控晶振倍頻后的信5×10-12

，穩(wěn)定度≤1×10。-122基于PIDFig.2SystemarchitecturebasedonPIDcontrolPIDASICclk振引入，分別向芯片、外部DAC、外部ADC鐘信號；輸入處理模塊針對誤差信號進(jìn)展時(shí)序掌握和數(shù)據(jù)處理；DDS掌握模塊由核心處理局部掌握產(chǎn)生探測信號的頻率字；DACPIDDACPID機(jī)復(fù)位重搜尋檢測。PIDDACDAC3芯片內(nèi)部模塊劃分Fig.3Chipinternalmodulepartition總劑量效應(yīng)及加固方法總劑量效應(yīng)機(jī)理總劑量輻射在氧化層中產(chǎn)生電子-空穴對，由于柵氧化層中的電子在室溫下分電子則在電場作用下離開SiO層。這樣，在SiO層中剩下的是不行移動的空2 2穴，這些空穴陷在SiO層中產(chǎn)生正的氧化層陷阱電荷Q 表示了閾值2V的變化量ΔV的計(jì)算關(guān)系式：th th

ot[11-12]th ot ox it

(9)是產(chǎn)生界面陷阱電荷ot 2 itox使其性能不斷下降甚至失效。SOISOISOI器件與體硅器件相是否存在絕緣埋層。明顯，SOI中絕緣埋層是導(dǎo)致SOI器件的抗總劑量輻射力量不如體硅器件的關(guān)鍵因素。SOI晶圓的加固方法依靠于Si+利用Si+射感生的空穴正電荷或者增加復(fù)合中心輻射感生電子-空穴對的復(fù)合，通過降[13]低輻射產(chǎn)生的凈正電荷的累積，來實(shí)現(xiàn)絕緣埋層的抗總劑量輻射加固。本文所用的SOI晶圓承受了目前先進(jìn)、成熟的注氫層轉(zhuǎn)移技術(shù)，該技術(shù)將改性離子注入技術(shù)整合到注氫層轉(zhuǎn)移技術(shù)制備SOI晶圓的過程中，在鍵合加固SOI晶圓。[14]加固晶圓總劑量輻射效應(yīng)驗(yàn)證分析為了評估加固SOI晶圓的抗總劑量輻射力量，實(shí)際需要將加固SOI晶圓制備成各類MOS器件，然后對其常規(guī)電學(xué)特性和輻射環(huán)境下的電學(xué)性能進(jìn)展表征和測試。Co60

γ射線輻照試驗(yàn)爭論加固SOIH型柵3.3VNMOSW/L=10μm/0.35μm)要有開態(tài)(ON(OFF)(PG1所示。1器件的輻照偏置條件Tab.1BiasconditionofdeviceVKeithley4200SCS半導(dǎo)體參數(shù)IDS-VGS0.1V。200rad(Si)/s500～750krad(Si)，達(dá)0hH型柵3V4ONON-statebiasPGPG-statebiasOFF偏置(c)OFF-statebias4加固SOIH3.3VNMOS器件輻照前后的轉(zhuǎn)移特性曲線Fig.4TransfercharacteristicsofH-Gate3.3VNMOSfabricatedontheradiationhardenedSOIwafersbeforeandafterirradiationSOI500krad(Si)。芯片幅員規(guī)劃寄生的源漏電流是總劑量效應(yīng)的最主要表現(xiàn)，HP+[15]體引出端的H55HFig.5SchematicofHgate芯片測試結(jié)果芯片功能測試結(jié)果芯片在總劑量加固 SOI晶圓上進(jìn)展流片，一次流片成功，流片后承受CQFP164封裝，并進(jìn)展了功能測試。功能測試主要是讓芯片在閉環(huán)系統(tǒng)進(jìn)展工測試結(jié)果說明：芯片的功能正確，且調(diào)整的精度可以到達(dá)5×10，與國外進(jìn)口的Actel反熔絲型抗輻射現(xiàn)場可編程門陣-12列(FieldProgrammableGateArrayFPGA)AX500相近；在長時(shí)間頻率穩(wěn)定FPGA22FPGAActelAX500與芯片測試結(jié)果及比較Tab.2ResultsandcomparisonofFPGAActelAX500andASICchip芯片總劑量測試結(jié)果芯片總劑量輻照試驗(yàn)在中國科學(xué)院疆理化技術(shù)爭論所進(jìn)展，輻照源為Co60γ射線，選擇的輻照劑量率為 70rad(Si)/s，總劑量范圍在 100～450krad(Si)。3.63V(3.3V+10%1.32V(1.2V+10%IO(CORE)25HzDDSDAC[12]中的結(jié)論。圖6為測試芯片在輻照前和輻照總劑量分別為100krad(Si)、300krad(Si30.1mA10%。6芯片電流隨輻照總劑量的變化曲線

Fig.6Chipcurrentversustotalionizingdose130nmPD-SOICMOS標(biāo)