《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)題(帶答案)

41/41考研專業(yè)課研發(fā)中心全國(guó)考研專業(yè)課高分資料

《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)試習(xí)題庫(kù)匯總

復(fù)試題庫(kù)數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)試卷一一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是[]①20②22③21④232.三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng)[]①m2②m5③m3④m73.一片64k×8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有[]①64條地址線和8條數(shù)據(jù)線②64條地址線和16條數(shù)據(jù)線③16條地址線和8條數(shù)據(jù)線④16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無(wú)窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是[]①并聯(lián)比較型②逐次逼進(jìn)型③雙積分型④以上各型速度相同6.關(guān)于PAL器件與或陣列說(shuō)法正確的是[]①只有與陣列可編程②都是可編程的③只有或陣列可編程④都是不可編程的7.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為[]①無(wú)窮大②約100歐姆③無(wú)窮?、芗s10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是[]①倒相②放大③積分④求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是[]①16②32③162④21610.一個(gè)64選1的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號(hào)輸入端。[]①6②16③32④64二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。）1．已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示，以及，使用最大項(xiàng)標(biāo)準(zhǔn)表示，以及。2．具有典型實(shí)用意義的可編程邏輯器件包括，，，。3．為了構(gòu)成4K×16bit的RAM，需要塊1K×8bit的RAM，地址線的高位作為地址譯碼的輸入，地址譯碼使用的是譯碼器。4．在AD的量化中，最小量化單位為Δ，如果使用四舍五入法，最大量化誤差為Δ，如果使用舍去小數(shù)法，最大量化誤差為Δ。5．如果用J-K觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為；如果要用J-K觸發(fā)器來(lái)實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為。簡(jiǎn)答題（每小題5分，共10分）1．用基本公式和定理證明下列等式：2．給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。分析題（25分）1．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖4.1所示電路輸出端F的最簡(jiǎn)與或形式的表達(dá)式。（9分）A0A1A2D0D1D2D3D4D5D6D7INHDISYCC4512CBA10F圖4.1D表4.1CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻2.如圖4.2電路由CMOS傳輸門構(gòu)成。試寫出輸出端的邏輯表達(dá)式。（8分）試分析圖4.3所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖，并說(shuō)明電路的邏輯功能。五、設(shè)計(jì)題（30分）設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對(duì)PLA邏輯陣列圖的編程。（10分）試用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500Hz，占空比等于60％，積分電容等于1000pF。（10分）（1）畫出電路連接圖；（2）畫出工作波形圖；（3）計(jì)算R1、R2的取值。用中規(guī)模集成十六進(jìn)制同步計(jì)數(shù)器74161設(shè)計(jì)一個(gè)13進(jìn)制的計(jì)數(shù)器。要求計(jì)數(shù)器必須包括狀態(tài)0000和1111，并且利用CO端作13進(jìn)制計(jì)數(shù)器的進(jìn)位輸出。74161的功能表如下，可以附加必要的門電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30′′′′′′′′000010′′-d0d1d2d3d0d1d2d31111-′′′′計(jì)數(shù)110′′′′′′保持,CO=01110′′′′′保持圖5.2

試卷一參考答案一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.② 2.① 3.③ 4.① 5.③ 6.① 7.① 8.④ 9.④ 10.①二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。）1．∑m(2,4,6,7,9,11,12,13,15)∑m(1,5,7,10,12,14,15)∏M(1,5,7,10,12,14,15)∏M(0,2,3,4,6,8,9,11,13)2．PLA,PAL,GAL,CPLD等3．8，2，2-44．±，+15．T=J=K，D=J=簡(jiǎn)答題（每小題5分，共10分）1．證：右=左==右，證畢！2．特征方程： （1分）JK0001010111狀態(tài)轉(zhuǎn)移真值表： （2分）狀態(tài)轉(zhuǎn)移圖： （2分）四、分析題（25分）1．（9分）解：根據(jù)數(shù)據(jù)選擇器的工作原理，由圖可得：2．（8分）解： F1=A （4分） F2=AB （4分）3．（8分）解：（1）是異步的。 （2分）（2）由圖可得電路得狀態(tài)方程為： （6分）由狀態(tài)方程可得狀態(tài)轉(zhuǎn)移表如下：CP00001001201030114100510161107111由狀態(tài)轉(zhuǎn)移表可畫出狀態(tài)轉(zhuǎn)移圖：功能：8進(jìn)制計(jì)數(shù)器。五、設(shè)計(jì)題（30分）1．（10分）解：由題意可得真值表為：（3分）ABCDCO0000000111010110110110010101001100011111卡諾圖為：（3分）編程圖為：（4分）2．（10分）解：（1）電路連接圖如下： （4分）（2）電路工作波形圖如下： （3分）（3）tw1=0.7(R1+R2)C （3分）tw2=0.7R2C 由題意： 解得： R2=2R1 R1=571.4Kω,則R2=1142.9Kω3．（10分）解：設(shè)計(jì)電路如下圖：

數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)試卷二一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（3.5）10轉(zhuǎn)換成二進(jìn)制數(shù)是[]①11.11②10.11③10.01④11.102.函數(shù)的結(jié)果是[]①②③④3.一片2k×16存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有[]個(gè)字節(jié)①2000②4000③2048④40964.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無(wú)窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.在ADC工作過程中，包括保持a，采樣b，編碼c，量化d四個(gè)過程，他們先后順序應(yīng)該是[]①abcd②bcda③cbad④badc6.第一種具有實(shí)用意義的可編程器件是[]①PAL②GAL③CPLD④FPGA7.可以直接現(xiàn)與的器件是[]①OC門②I2L門③ECL門④TTL門8.一個(gè)時(shí)鐘占空比為1：4，則一個(gè)周期內(nèi)高低電平持續(xù)時(shí)間之比為[]①1：3②1：4③1：5④1：69.一個(gè)二進(jìn)制序列檢測(cè)電路，當(dāng)輸入序列中連續(xù)輸入5位數(shù)碼均為1時(shí)，電路輸出1，則同步時(shí)序電路最簡(jiǎn)狀態(tài)數(shù)為[]①4②5③6④710.芯片74LS04中，LS表示[]①高速COMS②低功耗肖特基③低速肖特基④低密度高速二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空2分，共30分。）1.如圖1所示電路，有。當(dāng)輸入電壓時(shí)，輸出電壓為，當(dāng)輸入電壓時(shí)，輸出電壓為。圖12、對(duì)于同步計(jì)數(shù)器74161，如果輸入時(shí)鐘是周期方波，在正常計(jì)數(shù)時(shí)，進(jìn)位輸出保持高電平的時(shí)間為個(gè)周期。3．4位DAC中，基準(zhǔn)電壓=10V，D3D2D1D0=1010時(shí)對(duì)應(yīng)的輸出電壓為。4．D觸發(fā)器的狀態(tài)方程為；如果用D觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T、D間的關(guān)系為；如果要用D觸發(fā)器來(lái)實(shí)現(xiàn)J-K觸發(fā)器功能，則D,J,K三者關(guān)系為。5．為了構(gòu)成8K×32bit的RAM，需要塊2K×8bit的RAM，地址線的高位作為地址譯碼的輸入。6.PAL由陣列，陣列和單元構(gòu)成，其中，陣列是可編程的。7.要構(gòu)成17進(jìn)制計(jì)數(shù)器最少需要個(gè)觸發(fā)器。8．由555定時(shí)器構(gòu)成的單穩(wěn)觸發(fā)器，輸出脈寬TW≈。三、分析題（共30分）1.已知七段數(shù)碼管為共陰數(shù)碼管，譯碼器為圖2所示，輸入是0－9的四位8421BCD碼（），為了使數(shù)碼管顯示出相應(yīng)輸入，則給出譯碼器7段輸出（）真值表，如果使用四位地址線的PROM實(shí)現(xiàn)該功能，畫出陣列圖。（7分）A0A0A1A2A3abcdefg譯碼器圖22.通過時(shí)序圖分析如圖3電路的功能，已知輸入是周期方波。（7分）圖3分析圖4所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出驅(qū)動(dòng)方程，狀態(tài)方程，輸出方程，狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖。圖4給出如圖5所示電容正反饋多諧振蕩器在充電和放電階段的等效電路圖。（8分）圖5四、設(shè)計(jì)題（每題10分，共20分）1.利用一片二-十進(jìn)制譯碼器，接成一位全減器（即一位帶借位輸入的二進(jìn)制減法電路），可以附加必要的門電路（A為被減數(shù)，B為減數(shù)，CI為借位輸入，F(xiàn)為差，CO為借位輸出）2．設(shè)計(jì)一個(gè)同步時(shí)序電路，只有在連續(xù)兩個(gè)或者兩個(gè)以上時(shí)鐘作用期間兩個(gè)輸入信號(hào)X1和X2一致時(shí)，輸出才為1，其余情況輸出為0。試卷二參考答案一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.④ 2.③ 3.④ 4.③ 5.④ 6.① 7.① 8.② 9.② 10.②二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空2分，共30分。）1、VI，VREF22、1個(gè)3、-6.25V4、,,5、16，26、與，或，輸出反饋，或7、58、1.1RC三、分析題（共30分）1、解：列出真值表：數(shù)字abcdefg01111110111000002110110131111001401100115101101160011111711100008111111191110011陣列圖2、解：電路功能是對(duì)時(shí)鐘四分頻，其時(shí)序圖為3、解：電路是異步電路驅(qū)動(dòng)方程狀態(tài)方程輸出方程狀態(tài)轉(zhuǎn)移表Z有效態(tài)00000100011100110100010010101010001偏離態(tài)010000001110001110001狀態(tài)轉(zhuǎn)移圖4、解：放電回路等效充電回路等效四設(shè)計(jì)題解：先列功能表ABCIFCO00000101001110010111011101110110000011寫出F和CO的最小項(xiàng)表達(dá)式 畫電路圖： 解：由于只有兩個(gè)狀態(tài)，所以只需要一位觸發(fā)器，設(shè)S0為Q=0，S1為Q=1，列出狀態(tài)轉(zhuǎn)移圖：畫出狀態(tài)轉(zhuǎn)移表：0000010100111001011101111011000000001011畫出卡諾圖：寫出狀態(tài)方程和輸出方程：⊙⊙畫出電路圖：

數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)試卷三一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是[]①20②22③21④232.三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng)[]①m2②m5③m3④m73.一片64k×8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有[]①64條地址線和8條數(shù)據(jù)線②64條地址線和16條數(shù)據(jù)線③16條地址線和8條數(shù)據(jù)線④16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門的輸出電阻描述中，正確的是[]①門開態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大②兩種狀態(tài)都是無(wú)窮大輸出電阻③門關(guān)態(tài)時(shí)輸出電阻比開態(tài)時(shí)大④兩種狀態(tài)都沒有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是[]①并聯(lián)比較型②逐次逼進(jìn)型③雙積分型④以上各型速度相同6.關(guān)于PAL器件與或陣列說(shuō)法正確的是[]①只有與陣列可編程②都是可編程的③只有或陣列可編程④都是不可編程的7.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為[]①無(wú)窮大②約100歐姆③無(wú)窮?、芗s10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是[]①倒相②放大③積分④求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是[]①16②32③162④21610.一個(gè)64選1的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號(hào)輸入端。[]①6②16③32④64二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。）1．已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示，以及，使用最大項(xiàng)標(biāo)準(zhǔn)表示，以及。2．具有典型實(shí)用意義的可編程邏輯器件包括，，，。3．為了構(gòu)成4K×16bit的RAM，需要塊1K×8bit的RAM，地址線的高位作為地址譯碼的輸入，地址譯碼使用的是譯碼器。4．在AD的量化中，最小量化單位為Δ，如果使用四舍五入法，最大量化誤差為Δ，如果使用舍去小數(shù)法，最大量化誤差為Δ。5．如果用J-K觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為；如果要用J-K觸發(fā)器來(lái)實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為。簡(jiǎn)答題（每小題5分，共10分）1．用基本公式和定理證明下列等式：2．給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。分析題（25分）1．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖4.1所示電路輸出端F的最簡(jiǎn)與或形式的表達(dá)式。（9分）A0A1A2D0D1D2D3D4D5D6D7INHDISYCC4512CBA10F圖4.1D表4.1CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻2.如圖4.2電路由CMOS傳輸門構(gòu)成。試寫出輸出端的邏輯表達(dá)式。（8分）試分析圖4.3所示時(shí)序電路。（8分）(1)該電路是同步的還是異步的？(2)列出狀態(tài)轉(zhuǎn)移表和畫出狀態(tài)轉(zhuǎn)移圖，并說(shuō)明電路的邏輯功能。五、設(shè)計(jì)題（30分）設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對(duì)PLA邏輯陣列圖的編程。（10分）試用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500Hz，占空比等于60％，積分電容等于1000pF。（10分）（1）畫出電路連接圖；（2）畫出工作波形圖；（3）計(jì)算R1、R2的取值。用中規(guī)模集成十六進(jìn)制同步計(jì)數(shù)器74161設(shè)計(jì)一個(gè)13進(jìn)制的計(jì)數(shù)器。要求計(jì)數(shù)器必須包括狀態(tài)0000和1111，并且利用CO端作13進(jìn)制計(jì)數(shù)器的進(jìn)位輸出。74161的功能表如下，可以附加必要的門電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30′′′′′′′′000010′′-d0d1d2d3d0d1d2d31111-′′′′計(jì)數(shù)110′′′′′′保持,CO=01110′′′′′保持圖5.2

試卷三參考答案一．選擇題（18分）1．c2．c3．c4．c5．b6．A7．B8．A9．B二．判斷題（10分）1．（√）2．（×）3．（×）4．（√）5．（√）6．（√）7．（√）8．（×）9．（×）10．（√）三．計(jì)算題解：（1）時(shí)，三極管截止，工作在截止區(qū)，；（2）時(shí)，三極管導(dǎo)通，工作在飽和區(qū)，四、分析題1．① ②2、（1）Qn+11=XQ2Qn+12=Y=XQ1（2）（3）當(dāng)X=1時(shí)，該電路為三進(jìn)制計(jì)數(shù)器五：應(yīng)用題解：（1）由圖可以寫出表達(dá)式： （2）真值表如下：ABCABACBCY2Y1000000000001000101010000101011001010100000001101010110110100110111111011(3)判斷邏輯功能：Y2Y1表示輸入‘1’的個(gè)數(shù)。解：（1）輸入A、B、C按題中設(shè)定，并設(shè)輸出ML＝1時(shí)，開小水泵ML＝0時(shí)，關(guān)小水泵MS＝1時(shí)，開大水泵MS＝1時(shí)，關(guān)大水泵；（2）根據(jù)題意列出真值表：ABCMLMS0000000101010××01110100××101××110××11111（3）由真值表化簡(jiǎn)整理得到：（4）令A(yù)=A,B=B,C=C，畫出電路圖：（1）“0101”“1111”“1111”（2）“0110”時(shí)復(fù)位4、（1）單穩(wěn)態(tài)（2）20mS

數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)試卷四一、選擇題（18分）1．下列說(shuō)法正確的是（）2個(gè)OC結(jié)構(gòu)與非門線與得到與或非門。與門不能做成集電集開路輸出結(jié)構(gòu)或門不能做成集電集開路輸出結(jié)構(gòu)或非門不能做成集電集開路輸出結(jié)構(gòu)2．下列說(shuō)法正確的是（）a.利用三態(tài)門電路只可單向傳輸b．三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）c.三態(tài)門是普通電路的基礎(chǔ)上附加控制電路而構(gòu)成。d.利用三態(tài)門電路可實(shí)現(xiàn)雙向傳輸3．TTL反相器輸入為低電平時(shí)其靜態(tài)輸入電流約為（）a．－100mAb．＋5mAc．－1mAd．－500mA4．下列等式不正確的是（）a.=++b.(A+B)(A+C)=A+BCc.A()=A+d.AB+C+BC=AB+C5．下列等式正確的是（）A+AB+B=A+Bb.AB+A=A+A()=A+d.A=6．下列描述不正確的是（）a．D觸發(fā)器具有兩個(gè)有效狀態(tài)，當(dāng)Q=0時(shí)觸發(fā)器處于0態(tài)b．移位寄存器除具有數(shù)據(jù)寄存功能外還可構(gòu)成計(jì)數(shù)器c．主從JK觸發(fā)器的主觸發(fā)器具有一次翻轉(zhuǎn)性d．邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7．電路如下圖（圖中為下降沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3Q2Q1為“110”，請(qǐng)問時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（）圖1a．“101”b．“010”c．“110”d．“111”8、下列描述不正確的是（）a．譯碼器、數(shù)據(jù)選擇器、EPROM均可用于實(shí)現(xiàn)組合邏輯函數(shù)。b．寄存器、存儲(chǔ)器均可用于存儲(chǔ)數(shù)據(jù)。c．將移位寄存器首尾相連可構(gòu)成環(huán)形計(jì)數(shù)器d．上面描述至少有一個(gè)不正確9．下列描述不正確的是（）a．EEPROM具有數(shù)據(jù)長(zhǎng)期保存的功能且比EPROM在數(shù)據(jù)改寫上更方便b．右圖所示為由555定時(shí)器接成的多諧振蕩器c．DAC的含義是數(shù)-模轉(zhuǎn)換、ADC的含義是模數(shù)轉(zhuǎn)換d．上面描述至少有一個(gè)不正確判斷題（9分）1．兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱為全加，所用的電路為全加器（）2．在優(yōu)先編碼器電路中允許同時(shí)輸入2個(gè)以上的編碼信號(hào)（）3．利用三態(tài)門可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。（）4．有些OC門能直接驅(qū)動(dòng)小型繼電器。（）5．構(gòu)成一個(gè)5進(jìn)制計(jì)數(shù)器需要5個(gè)觸發(fā)器（）6．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（）7．當(dāng)時(shí)序邏輯電路存在有效循環(huán)時(shí)該電路能自啟動(dòng)（）8．施密特觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，而單穩(wěn)態(tài)觸發(fā)器電路只具有一個(gè)穩(wěn)態(tài)（）9．可用ADC將麥克風(fēng)信號(hào)轉(zhuǎn)換后送入計(jì)算機(jī)中處理時(shí)（）三．計(jì)算題（8分）1、在圖1的反相器電路中，Vcc=5V,VEE=-10V,Rc=2KΩ,R1=5.1KΩ,R2=20KΩ,三極管的電流放大系數(shù)β=30，飽和壓降VCE(sat0=0.1V,輸入的高低電平分別為V1H=5V、V1L=0V,計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平。圖32．已知一個(gè)8位權(quán)電阻DAC輸入的8位二進(jìn)制數(shù)碼用16進(jìn)制表示為40H，參考電源UREF=-8V，取轉(zhuǎn)換比例系數(shù)為1。求轉(zhuǎn)換后的模擬信號(hào)由電壓UO四．分析題（24分）用卡諾圖法將下列函數(shù)化為最簡(jiǎn)與或式1）、Y=+B+++ABC2)、Y(A,B,C,D)=,給定的約束條件為m0+m1+m2+m4+m8=02．分析下面的電路并回答問題（觸發(fā)器為TTL系列）圖4寫出電路激勵(lì)方程、狀態(tài)方程、輸出方程畫出電路的有效狀態(tài)圖該電路具有什么邏輯功能五．應(yīng)用題（41分）1．分析圖5所示電路，寫出輸出Z的邏輯函數(shù)式。并用卡洛圖法化簡(jiǎn)為最簡(jiǎn)與或式。8選1數(shù)據(jù)選擇器CC4512的功能表如下圖5A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D72．38譯碼器74LS138的真值表如下：38譯碼器74LS138的真值表序號(hào)輸入輸出ABC000001111111100010111111200111011111300111101111401011110111501011111011601111111101701111111110請(qǐng)利用3—8譯碼器和若干與或非門設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯式為：Z1=A+BC+ACZ2=B+ACZ3=B++ABC74LS161功能表CTPCT74LS161功能表CTPCTTCPD0D1D2D3Q0Q1Q2Q30××××××××10××↑d0d1d2d31111↑××××11×0×××××1101×××××0000d0d1d2d3正常計(jì)數(shù)保持（但C=0）保持（1）假定161當(dāng)前狀態(tài)Q3Q2Q1Q0為“1101”請(qǐng)問在幾個(gè)CP↑作用下，CO信號(hào)將產(chǎn)生下降沿？（2）請(qǐng)用置數(shù)法設(shè)計(jì)一個(gè)七進(jìn)制記數(shù)器（可附加必要的門電路）并畫出狀態(tài)圖UI1UI2輸出UOTD狀態(tài)××0>>1><1<>1<<10導(dǎo)通0導(dǎo)通1截止保持保持1截止555555定時(shí)器的功能表4．試分析上圖所示電路中輸入信號(hào)UI的作用并解釋電路的工作原理試卷四參考答案一、選擇題（18分）1．a(chǎn)2．b3．c4．c5．a(chǎn)6．a(chǎn)7．D8．D9B二、判斷題（9分）1．×2．√3．√4．√5．×6．×7．×8．√9．√三．計(jì)算題（8分）答：VI=0V,B-E為反電壓，Ic=0,V0=VCC=5VVI=5V,B-E為正電壓，導(dǎo)通后VBE=0.7V,計(jì)算得Ib=0.308mA>Ibs=(5-0.1)/(2*30)=0.082mA.飽和，V0=VCE(sat0=0.1V.2．2V四．分析題（24分）用卡諾圖法將下列函數(shù)化為最簡(jiǎn)與或式1）、Y=+B+++ABCP41—13(3)Y=++++ABC=12)、Y(A,B,C,D)=,給定的約束條件為m0+m1+m2+m4+m8=0P43-20(4)Y=+2．3．（1）3個(gè)CP↑4．輸入信號(hào)UI=0電路不工作；輸入信號(hào)UI=1，多諧振蕩器五．應(yīng)用題（41分）分析圖2所示電路，寫出輸出Z的邏輯函數(shù)式。并用卡洛圖法化簡(jiǎn)為最簡(jiǎn)與或式。p182148選1數(shù)據(jù)選擇器CC4512的功能表如下圖2A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7答：A2=A,A1=B,A0=C.Z=D(+C+A+AC)+B+AB=D+B+B利用3—8譯碼器和若干與或非門設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯式為：P158Z1=A+BC+ACZ2=B+ACZ3=B++ABC（圖4）序號(hào)輸入輸出ABC000001111111100010111111200111011111300111101111401011110111501011111011601111111101701111111110(38譯碼器74LS138的真值表)答：Z1=A+BC+AC=m3+m4+m5+m6Z2=B+AC=m2+m3+m5Z3=B++ABC=m0+m2+m4+m7數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)試卷五一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1．下列四個(gè)數(shù)中，與十進(jìn)制數(shù)（163）10不相等的是（）A、(A3)16 B、（10100011）2C、（000101100011）8421BCDD、（203）82．N個(gè)變量可以構(gòu)成多少個(gè)最大項(xiàng)（）A、NB、2NC、2ND、2N-13．下列功能不是二極管的常用功能的是（）A、檢波B、開關(guān)C、放大D、整流4．關(guān)于器件74LS02中，LS是指（）A、低電壓，肖特基B、低速度，肖特基C、低功耗，肖特基D、低電壓，低速度5．譯碼器的輸入地址線為4根，那么輸出線為多少根（）A、8B、12C、16D、206．用或非門構(gòu)成鐘控R-S觸發(fā)器發(fā)生競(jìng)爭(zhēng)現(xiàn)象時(shí)，輸入端的變化是（）A、00→11

B、01→10

C、11→00

D、10→017．一個(gè)4K赫茲的方波信號(hào)經(jīng)4分頻后，下列說(shuō)法錯(cuò)誤的是（）A、頻率變?yōu)?K赫茲B、周期為2π×10－3秒C、信號(hào)頻帶寬度變小D、模4同步計(jì)數(shù)器有4個(gè)有效狀態(tài)8．用PROM來(lái)實(shí)現(xiàn)組合邏輯電路，他的可編程陣列是（）A、與陣列B、或陣列C、與陣列和或陣列都可以D、以上說(shuō)法都不對(duì)9．A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最高的為(

)轉(zhuǎn)換A、并聯(lián)比較型B、逐次逼近型C、雙積分型D、計(jì)數(shù)型10．MAXPLUS-II是哪個(gè)PLD廠家的PLD開發(fā)軟件（）A、LatticeB、AlteraC、XilinxD、Actel二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每小題3分，共15分。）1．存儲(chǔ)器按存取方式可分為三類，即：[ ， ， ]2．設(shè)4位逐次逼近型A/D轉(zhuǎn)換器的電壓轉(zhuǎn)換范圍為0-15V，采用四舍五入法量化，模擬輸入電壓為8.59V，轉(zhuǎn)換的逼近過程是（其中括號(hào)中用ü表示保留，×表示不保留）[ ()→ ()→ ()→ ()→ ]3．時(shí)序電路中的時(shí)序圖的主要作用是：[ ， ]4．施密特觸發(fā)器在波形整形應(yīng)用中能有效消除疊加在脈沖信號(hào)上的噪聲，是因?yàn)樗哂惺裁刺匦?？[ ]5．既能傳送模擬信號(hào)，又能傳送數(shù)字信號(hào)的門