第2章 門(mén)電路和組合邏輯電路電工電子第七版

第20章門(mén)電路和組合邏輯電路20.1數(shù)制和脈沖信號(hào)20.2根本門(mén)電路及其組合20.5邏輯代數(shù)☆☆20.4CMOS門(mén)電路20.3TTL門(mén)電路20.6組合邏輯電路的分析與設(shè)計(jì)☆☆20.7加法器☆20.8編碼器☆20.9譯碼器和數(shù)字顯示☆20.10數(shù)據(jù)分配器和數(shù)據(jù)選擇器*20.11運(yùn)用舉例*1.掌握根本門(mén)電路的邏輯功能、邏輯符號(hào)、真值表和邏輯表達(dá)式。了解TTL門(mén)電路、CMOS門(mén)電路的特點(diǎn)。3.會(huì)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路。了解加法器、編碼器、譯碼器等常用組合邏輯電路的任務(wù)原理和功能。5.學(xué)會(huì)數(shù)字集成電路的運(yùn)用方法。本章要求：2.會(huì)用邏輯代數(shù)的根本運(yùn)算法那么化簡(jiǎn)邏輯函數(shù)。第20章門(mén)電路和組合邏輯電路十進(jìn)制：逢十進(jìn)一，即9+1=10。數(shù)碼：012345678920.1數(shù)制和脈沖信號(hào)1.常用數(shù)制20.1.1數(shù)制二進(jìn)制：逢二進(jìn)一，即1+1=10。數(shù)碼：01八進(jìn)制：逢八進(jìn)一，即7+1=10。數(shù)碼：01234567十六進(jìn)制：逢十六進(jìn)一，即F+1=10。數(shù)碼：0123456789A(10)B(11)C(12)D(13)E(14)F(15)2.十進(jìn)制數(shù)轉(zhuǎn)換為恣意進(jìn)制數(shù)〔1〕十-二進(jìn)制數(shù)轉(zhuǎn)換：整數(shù)部分的轉(zhuǎn)換采用除2取余數(shù)法，直到商等于零為止。凈小數(shù)部分的轉(zhuǎn)換采用乘2取整數(shù)法，直到滿(mǎn)足規(guī)定的位數(shù)為止。27132261(d0)1(d1)3122200(d2)1(d3)1(d4)0.35×2=0.7…….0(d-1)0.7×2=1.4………1(d-2)0.4×2=0.8………0(d-3)0.8×2=1.6………1(d-4)0.6×2=1.2………1(d-5)0.2×2=0.4…...….0(d-6)………...(27.35)10=(11011.010110)2〔2〕十-八進(jìn)制數(shù)轉(zhuǎn)換：十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)時(shí)，首先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，而后將二進(jìn)制數(shù)的整數(shù)分從最低為開(kāi)場(chǎng)每3位劃為一組；將小數(shù)部分從最高位開(kāi)場(chǎng)也是每3位劃為一組。〔27.35〕10=〔11011.010110〕233.26=〔33.26〕8〔3〕十-十六進(jìn)制數(shù)轉(zhuǎn)換：十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)時(shí)，首先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，而后將二進(jìn)制數(shù)的整數(shù)分從最低為開(kāi)場(chǎng)每4位劃為一組；將小數(shù)部分從最高位開(kāi)場(chǎng)也是每4位劃為一組?！?7.35〕10=〔11011.010110〕21B.58=〔1B.58〕163.二進(jìn)制算術(shù)運(yùn)算〔1〕加法運(yùn)算〔2〕減法運(yùn)算〔3〕乘法運(yùn)算模擬信號(hào)：隨時(shí)間延續(xù)變化的信號(hào)20.1.2脈沖信號(hào)模擬信號(hào)數(shù)字信號(hào)電子電路中的信號(hào)1.模擬信號(hào)正弦波信號(hào)t三角波信號(hào)t處置模擬信號(hào)的電路稱(chēng)為模擬電路。如整流電路、放大電路等，注重研討的是輸入和輸出信號(hào)間的大小及相位關(guān)系。在模擬電路中，晶體管三極管通常任務(wù)在放大區(qū)。2.脈沖信號(hào)是一種躍變信號(hào)，并且繼續(xù)時(shí)間短暫。尖頂波t矩形波t處置數(shù)字信號(hào)的電路稱(chēng)為數(shù)字電路，它注重研討的是輸入、輸出信號(hào)之間的邏輯關(guān)系。在數(shù)字電路中，晶體管普通任務(wù)在截止區(qū)和飽和區(qū)，起開(kāi)關(guān)的作用。脈沖信號(hào)正脈沖：脈沖躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負(fù)脈沖脈沖幅度A脈沖上升沿tr脈沖周期T脈沖下降沿tf脈沖寬度tp脈沖信號(hào)的部分參數(shù)：A0.9A0.5A0.1AtptrtfT實(shí)踐的矩形波R20.2根本門(mén)電路及其組合1.二極管的開(kāi)關(guān)特性導(dǎo)通截止相當(dāng)于開(kāi)關(guān)斷開(kāi)相當(dāng)于開(kāi)封鎖合S3V0VSRRD3V0V2.三極管的開(kāi)關(guān)特性飽和截止3V0VuO0相當(dāng)于開(kāi)關(guān)斷開(kāi)相當(dāng)于開(kāi)封鎖合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V20.2根本門(mén)電路及其組合邏輯門(mén)電路是數(shù)字電路中最根本的邏輯元件。所謂門(mén)就是一種開(kāi)關(guān)，它能按照一定的條件去控制信號(hào)的經(jīng)過(guò)或不經(jīng)過(guò)。門(mén)電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門(mén)電路又稱(chēng)為邏輯門(mén)電路。20.2.1門(mén)電路的根本概念根本邏輯關(guān)系為“與〞、“或〞、“非〞三種。下面經(jīng)過(guò)例子闡明邏輯電路的概念及“與〞、“或〞、“非〞的意義。220V+-設(shè)：開(kāi)關(guān)斷開(kāi)、燈不亮用邏輯“0〞表示，開(kāi)封鎖合、燈亮用邏輯“1〞表示。邏輯表達(dá)式：Y=A?B1.“與〞邏輯關(guān)系“與〞邏輯關(guān)系是指當(dāng)決議某事件的條件全部具備時(shí)，該事件才發(fā)生。000101110100ABYBYA形狀表BY220VA+-2.“或〞邏輯關(guān)系“或〞邏輯關(guān)系是指當(dāng)決議某事件的條件之一具備時(shí)，該事件就發(fā)生。邏輯表達(dá)式：Y=A+B真值表000111110110ABY3.“非〞邏輯關(guān)系“非〞邏輯關(guān)系能否認(rèn)或相反的意思。邏輯表達(dá)式：Y=A形狀表101AY0Y220VA+-R由電子電路實(shí)現(xiàn)邏輯運(yùn)算時(shí)，它的輸入和輸出信號(hào)都是用電位〔或稱(chēng)電平〕的高低表示的。高電平和低電平都不是一個(gè)固定的數(shù)值，而是有一定的變化范圍。20.2.2分立元器件根本邏輯門(mén)電路門(mén)電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過(guò)的根本邏輯關(guān)系相對(duì)應(yīng)。門(mén)電路主要有：與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。門(mén)電路的概念電平的高低普通用“1〞和“0〞兩種形狀區(qū)別，假設(shè)規(guī)定高電平為“1〞，低電平為“0〞那么稱(chēng)為正邏輯。反之那么稱(chēng)為負(fù)邏輯。假設(shè)無(wú)特殊闡明，均采用正邏輯。100VUCC高電平低電平1.二極管“與〞門(mén)電路1.電路2.任務(wù)原理輸入A、B、C全為高電平“1〞，輸出Y為“1〞。輸入A、B、C不全為“1〞，輸出Y為“0〞。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與〞門(mén)邏輯形狀表0V3V1.二極管“與〞門(mén)電路3.邏輯關(guān)系：“與〞邏輯即：有“0〞出“0〞，全“1〞出“1〞Y=ABC邏輯表達(dá)式：邏輯符號(hào)：&ABYC00000010101011001000011001001111ABYC“與〞門(mén)邏輯形狀表2.二極管“或〞門(mén)電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或〞門(mén)邏輯形狀表3V3V-U12VRDADCABYDBC2.任務(wù)原理輸入A、B、C全為低電平“0〞，輸出Y為“0〞。輸入A、B、C有一個(gè)為“1〞，輸出Y為“1〞。2.二極管“或〞門(mén)電路3.邏輯關(guān)系：“或〞邏輯即：有“1〞出“1〞，全“0〞出“0〞Y=A+B+C邏輯表達(dá)式：邏輯符號(hào)：ABYC>100000011101111011001011101011111ABYC“或〞門(mén)邏輯形狀表3.三極管“非〞門(mén)電路+UCC-UBBARKRBRCYT10截止飽和邏輯表達(dá)式：Y=A“0〞10“1〞1.電路“0〞“1〞AY“非〞門(mén)邏輯形狀表邏輯符號(hào)1AY4.“與非〞門(mén)電路有“0〞出“1〞，全“1〞出“0〞“與〞門(mén)&ABCY&ABC“與非〞門(mén)00010011101111011001011101011110ABYC“與非〞門(mén)邏輯形狀表Y=ABC邏輯表達(dá)式：1Y“非〞門(mén)5.“或非〞門(mén)電路有“1〞出“0〞，全“0〞出“1〞1Y“非〞門(mén)00010010101011001000011001001110ABYC“或非〞門(mén)邏輯形狀表“或〞門(mén)ABC>1“或非〞門(mén)YABC>1Y=A+B+C邏輯表達(dá)式：例：根據(jù)輸入波形畫(huà)出輸出波形ABY1有“0〞出“0〞，全“1〞出“1〞有“1〞出“1〞，全“0〞出“0〞&ABY1>1ABY2Y220.3TTL門(mén)電路(三極管—三極管邏輯門(mén)電路)TTL門(mén)電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。下面引見(jiàn)集成“與非〞門(mén)電路的任務(wù)原理、特性和參數(shù)。20.3.1TTL“與非〞門(mén)電路輸入級(jí)中間級(jí)輸出級(jí)1.電路T4YR3ABCR4R2R1T3T2+5VT1多發(fā)射極三極管E2E3E1B等效電路CT4YR3ABCR4R2R1T3T2+5VT1“1〞(3.6V)(1)輸入全為高電平“1〞(3.6V)時(shí)2.任務(wù)原理4.3VT2、T4飽和導(dǎo)通E結(jié)反偏截止“0〞(0.3V)負(fù)載電流〔灌電流〕輸入全高“1〞,輸出為低“0〞1VT4YR3ABCR4R2R1T3T2+5VT12.任務(wù)原理1VT2、T4截止負(fù)載電流〔拉電流〕(2)輸入端有任一低電平“0〞(0.3V)(0.3V)“1〞“0〞輸入有低“0〞輸出為高“1〞流過(guò)E結(jié)的電流為正向電流VY5-0.7-0.7=3.6V5V有“0〞出“1〞全“1〞出“0〞“與非〞邏輯關(guān)系00010011101111011001011101011110ABYC“與非〞門(mén)邏輯形狀表Y=ABC邏輯表達(dá)式：Y&ABC“與非〞門(mén)(1)電壓傳輸特性：輸出電壓UO與輸入電壓Ui的關(guān)系。CDE3.TTL“與非〞門(mén)特性及參數(shù)電壓傳輸特性測(cè)試電路01231234Ui/VUO/V&+5VUiUoVVABABCDE(2)TTL“與非〞門(mén)的參數(shù)電壓傳輸特性典型值3.6V，2.4V為合格典型值0.3V，0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234Ui/V指一個(gè)“與非〞門(mén)能帶同類(lèi)門(mén)的最大數(shù)目，它表示帶負(fù)載的才干。對(duì)于TTL“與非〞門(mén)NO8。輸入高電平電流IIH和輸入低電平電流IIL當(dāng)某一輸入端接高電平，其他輸入端接低電平常，流入該輸入端的電流，稱(chēng)為高電平輸入電流IIH〔A〕。當(dāng)某一輸入端接低電平，其他輸入端接高電平常，流出該輸入端的電流，稱(chēng)為低電平輸入電流IIL〔mA〕。扇出系數(shù)NO平均傳輸延遲時(shí)間tpd50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO20.3.2三態(tài)輸出“與非〞門(mén)當(dāng)控制端為高電平“1〞時(shí)，實(shí)現(xiàn)正常的“與非〞邏輯關(guān)系Y=A?B“1〞控制端DE1.電路T4YR3ABR4R2R1T3T2+5VT1截止20.3.2三態(tài)輸出“與非〞門(mén)“0〞控制端DET4YR3ABR4R2R1T3T2+5VT11.電路導(dǎo)通1V1V截止截止當(dāng)控制端為低電平“0〞時(shí)，輸出Y處于開(kāi)路形狀，也稱(chēng)為高阻形狀。&YEBA邏輯符號(hào)0高阻0011011110111110表示恣意態(tài)20.3.2三態(tài)輸出“與非〞門(mén)三態(tài)輸出“與非〞形狀表ABEY輸出高阻功能表三態(tài)門(mén)運(yùn)用：可實(shí)現(xiàn)用一條總線分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)?！?〞“0〞“0〞如下圖：總線&A1B1E1&A2B2E2&A3B3E3A1B120.4.1CMOS“非〞門(mén)電路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管負(fù)載管驅(qū)動(dòng)管(互補(bǔ)對(duì)稱(chēng)管)A=“1〞時(shí)，T1導(dǎo)通，T2截止，Y=“0〞A=“0〞時(shí)，T1截止，T2導(dǎo)通，Y=“1〞Y=A20.4CMOS門(mén)電路20.4.1NMOS“非〞門(mén)電路NMOS“非〞門(mén)電路gm1>>gm2T1的導(dǎo)通電阻<<T2的導(dǎo)通電阻“1〞導(dǎo)通“0〞“0〞“1〞截止即：T1的導(dǎo)通管壓降<<T2的導(dǎo)通管壓降+UDDAYT1T2負(fù)載管驅(qū)動(dòng)管一直導(dǎo)通20.4.2CMOS“與非〞門(mén)電路+UDDBYT2T4AT1T3GDSGDSGDSGDS負(fù)載管負(fù)載管驅(qū)動(dòng)管驅(qū)動(dòng)管Y=AB20.4.3CMOS“或非〞門(mén)電路負(fù)載管驅(qū)動(dòng)管驅(qū)動(dòng)管Y=A+BBYT4AT3GDSGDS+UDDT2T1GDSGDS負(fù)載管2.NMOS“與非〞門(mén)電路“1〞“0〞有“0〞全“1〞3.NMOS“或非〞門(mén)電路有“1〞“0〞全“0〞“1〞Y=ABY=A+B負(fù)載管+UDDBYT2T3AT1Y+UDDT3AT1BT2負(fù)載管CMOS電路優(yōu)點(diǎn)(1)靜態(tài)功耗低〔每門(mén)只需0.01mW,TTL每門(mén)10mW)(2)抗干擾才干強(qiáng)(3)扇出系數(shù)大(4)允許電源電壓范圍寬(3~18V)TTL電路優(yōu)點(diǎn)(1)速度快(2)抗干擾才干強(qiáng)(3)帶負(fù)載才干強(qiáng)20.5邏輯代數(shù)邏輯代數(shù)〔又稱(chēng)布爾代數(shù)〕，它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只需“0〞，“1〞兩種，分別稱(chēng)為邏輯“0〞和邏輯“1〞。這里“0〞和“1〞并不表示數(shù)量的大小，而是表示兩種相互對(duì)立的邏輯形狀。邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。1.常量與變量的關(guān)系20.5.1邏輯代數(shù)運(yùn)算法那么2.邏輯代數(shù)的根本運(yùn)算法那么自等律0-1律重疊律復(fù)原律互補(bǔ)律交換律2.邏輯代數(shù)的根本運(yùn)算法那么普通代數(shù)不適用！證:結(jié)合律分配律A+1=1AA=A.110011111100反演律列形狀表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對(duì)偶式對(duì)偶關(guān)系：將某邏輯表達(dá)式中的與(?)換成或(+)，或(+)換成與(?)，得到一個(gè)新的邏輯表達(dá)式，即為原邏輯式的對(duì)偶式。假設(shè)原邏輯恒等式成立，那么其對(duì)偶式也成立。證明：A+AB=A〔3〕〔4〕對(duì)偶式〔5〕〔6〕對(duì)偶式20.5.2邏輯函數(shù)的表示方法表示方法邏輯式邏輯形狀表邏輯圖卡諾圖下面舉例闡明這四種表示方法。例：有一T形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開(kāi)關(guān)，都能獨(dú)立進(jìn)展控制。恣意閉合一個(gè)開(kāi)關(guān)，燈亮；恣意閉合兩個(gè)開(kāi)關(guān)，燈滅；三個(gè)開(kāi)關(guān)同時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開(kāi)關(guān)〔輸入變量〕；Y代表燈〔輸出變量〕。1.列邏輯形狀表設(shè)：開(kāi)封鎖合其形狀為“1〞，斷開(kāi)為“0〞燈亮形狀為“1〞，燈滅為“0〞用輸入、輸出變量的邏輯形狀〔“1〞或“0〞〕以表格方式來(lái)表示邏輯函數(shù)。三輸入變量有八種組合形狀n輸入變量有2n種組合形狀0000ABCY00110101011010011010110011112.邏輯式取Y=“1〞(或Y=“0〞)列邏輯式取Y=“1〞用“與〞“或〞“非〞等運(yùn)算來(lái)表達(dá)邏輯函數(shù)的表達(dá)式。(1)由邏輯形狀表寫(xiě)出邏輯式對(duì)應(yīng)于Y=1，假設(shè)輸入變量為“1〞，那么取輸入變量本身(如A)；假設(shè)輸入變量為“0〞那么取其反變量(如A)。一種組合中，輸入變量之間是“與〞關(guān)系，0000ABCY0011010101101001101011001111各組合之間是“或〞關(guān)系2.邏輯式反之，也可由邏輯式列出形狀表。0000ABCY00110101011010011010110011113.邏輯圖YCBA&&&&&&&>1CBA20.5.3邏輯函數(shù)的化簡(jiǎn)由邏輯形狀表直接寫(xiě)出的邏輯式及由此畫(huà)出的邏輯圖，普通比較復(fù)雜；假設(shè)經(jīng)過(guò)簡(jiǎn)化，那么可運(yùn)用較少的邏輯門(mén)實(shí)現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低本錢(qián)，提高電路任務(wù)的可靠性。利用邏輯代數(shù)變換，可用不同的門(mén)電路實(shí)現(xiàn)一樣的邏輯功能?；?jiǎn)方法公式法卡諾圖法1.用“與非〞門(mén)構(gòu)成根本門(mén)電路(2)運(yùn)用“與非〞門(mén)構(gòu)成“或〞門(mén)電路(1)運(yùn)用“與非〞門(mén)構(gòu)成“與〞門(mén)電路AY&B&BAY&&&由邏輯代數(shù)運(yùn)算法那么：由邏輯代數(shù)運(yùn)算法那么：&YA(3)運(yùn)用“與非〞門(mén)構(gòu)成“非〞門(mén)電路(4)用“與非〞門(mén)構(gòu)成“或非〞門(mén)YBA&&&&由邏輯代數(shù)運(yùn)算法那么：例1：化簡(jiǎn)2.運(yùn)用邏輯代數(shù)運(yùn)算法那么化簡(jiǎn)〔1〕并項(xiàng)法例2：化簡(jiǎn)〔2〕配項(xiàng)法例3：化簡(jiǎn)〔3〕加項(xiàng)法〔4〕吸收法吸收例4：化簡(jiǎn)例5：化簡(jiǎn)吸收吸收吸收吸收3.運(yùn)用卡諾圖化簡(jiǎn)卡諾圖:是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)那么陳列的方格圖，每一小方格填入一個(gè)最小項(xiàng)?！?〕最小項(xiàng)：對(duì)于n輸入變量有2n種組合,其相應(yīng)的乘積項(xiàng)也有2n個(gè)，那么每一個(gè)乘積項(xiàng)就稱(chēng)為一個(gè)最小項(xiàng)。其特點(diǎn)是每個(gè)輸入變量均在其中以原變量和反變量方式出現(xiàn)一次，且僅一次。如：三個(gè)變量，有8種組合，最小項(xiàng)就是8個(gè)，卡諾圖也相應(yīng)有8個(gè)小方格。在卡諾圖的行和列分別標(biāo)出變量及其形狀。(2)卡諾圖BA0101二變量BCA0010011110三變量二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)編號(hào)AB00011110CD00011110四變量恣意兩個(gè)相鄰最小項(xiàng)之間只有一個(gè)變量改動(dòng)(2)卡諾圖〔a)根據(jù)形狀表畫(huà)出卡諾圖如:ABC00100111101111將輸出變量為“1〞的填入對(duì)應(yīng)的小方格,為“0〞的可不填。0000ABCY0011010101101001101011001111(2)卡諾圖〔b)根據(jù)邏輯式畫(huà)出卡諾圖ABC00100111101111將邏輯式中的最小項(xiàng)分別用“1〞填入對(duì)應(yīng)的小方格。假設(shè)邏輯式中最小項(xiàng)不全，可不填。如:留意：假設(shè)邏輯式不是由最小項(xiàng)構(gòu)成，普通應(yīng)先化為最小項(xiàng)，或按例7方法填寫(xiě)。(3)運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)ABC00100111101111例6.用卡諾圖表示并化簡(jiǎn)。解：(a)將取值為“1〞的相鄰小方格圈成圈，步驟1.卡諾圖2.合并最小項(xiàng)3.寫(xiě)出最簡(jiǎn)“與或〞邏輯式(b)所圈取值為“1〞的相鄰小方格的個(gè)數(shù)應(yīng)為2n，(n=0,1,2…)(3)運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)ABC00100111101111解：三個(gè)圈最小項(xiàng)分別為：合并最小項(xiàng)寫(xiě)出簡(jiǎn)化邏輯式卡諾圖化簡(jiǎn)法：保管一個(gè)圈內(nèi)最小項(xiàng)的一樣變量，而消去相反變量。00ABC100111101111解：寫(xiě)出簡(jiǎn)化邏輯式多余AB00011110CD000111101111相鄰例6.運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)(1)(2)解：寫(xiě)出簡(jiǎn)化邏輯式AB00011110CD000111101例7.運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)111111111含A均填“1〞留意：1.圈的個(gè)數(shù)應(yīng)最少2.每個(gè)“圈〞要最大3.每個(gè)“圈〞至少要包含一個(gè)未被圈過(guò)的最小項(xiàng)。20.6組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路：任何時(shí)辰電路的輸出形狀只取決于該時(shí)辰的輸入形狀，而與該時(shí)辰以前的電路形狀無(wú)關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出20.6.1組合邏輯電路的分析(1)由邏輯圖寫(xiě)出輸出端的邏輯表達(dá)式(2)運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換(3)列邏輯形狀表(4)分析邏輯功能知邏輯電路確定邏輯功能分析步驟：例1：分析以下圖的邏輯功能(1)寫(xiě)出邏輯表達(dá)式Y(jié)=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)運(yùn)用邏輯代數(shù)化簡(jiǎn)Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(3)列邏輯形狀表ABY001100111001Y=AB+AB=AB邏輯式(4)分析邏輯功能輸入一樣輸出為“0〞，輸入相異輸出為“1〞，稱(chēng)為“異或〞邏輯關(guān)系。這種電路稱(chēng)“異或〞門(mén)。=1ABY邏輯符號(hào)(1)寫(xiě)出邏輯式例2：分析以下圖的邏輯功能.AB.Y=ABAB.A?B化簡(jiǎn)&&11.BAY&AB=AB+AB(2)列邏輯形狀表Y=AB+AB(3)分析邏輯功能輸入一樣輸出為“1〞,輸入相異輸出為“0〞,稱(chēng)為“判一致電路〞(“同或門(mén)〞),可用于判別各輸入端的形狀能否一樣。=AB邏輯式=1ABY邏輯符號(hào)=ABABY00110010011120.6.2組合邏輯電路的設(shè)計(jì)根據(jù)邏輯功能要求邏輯電路設(shè)計(jì)(1)由邏輯要求，列出邏輯形狀表(2)由邏輯形狀表寫(xiě)出邏輯表達(dá)式(3)簡(jiǎn)化和變換邏輯表達(dá)式(4)畫(huà)出邏輯圖設(shè)計(jì)步驟如下：例1：設(shè)計(jì)一個(gè)三變量奇偶檢驗(yàn)器。要求:當(dāng)輸入變量A、B、C中有奇數(shù)個(gè)同時(shí)為“1〞時(shí)，輸出為“1〞，否那么為“0〞。用“與非〞門(mén)實(shí)現(xiàn)。(1)列邏輯形狀表(2)寫(xiě)出邏輯表達(dá)式取Y=“1〞(或Y=“0〞)列邏輯式取Y=“1〞對(duì)應(yīng)于Y=1，假設(shè)輸入變量為“1〞，那么取輸入變量本身(如A)；假設(shè)輸入變量為“0〞那么取其反變量(如A)。0000ABCY0011010101101001101011001111(3)用“與非〞門(mén)構(gòu)成邏輯電路在一種組合中，各輸入變量之間是“與〞關(guān)系各組合之間是“或〞關(guān)系A(chǔ)BC00100111101111由卡圖諾可知，該函數(shù)不可化簡(jiǎn)。0000ABCY0011010101101001101011001111(4)邏輯圖YCBA01100111110&&&&&&&&1010例2:某工廠有A、B、C三個(gè)車(chē)間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。假設(shè)一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)轉(zhuǎn)即可滿(mǎn)足要求；假設(shè)兩個(gè)車(chē)間開(kāi)工，只需G1運(yùn)轉(zhuǎn)，假設(shè)三個(gè)車(chē)間同時(shí)開(kāi)工，那么G1和G2均需運(yùn)轉(zhuǎn)。試畫(huà)出控制G1和G2運(yùn)轉(zhuǎn)的邏輯圖。設(shè)：A、B、C分別表示三個(gè)車(chē)間的開(kāi)工形狀：開(kāi)工為“1〞，不開(kāi)工為“0〞；G1和G2運(yùn)轉(zhuǎn)為“1〞，不運(yùn)轉(zhuǎn)為“0〞。(1)根據(jù)邏輯要求列形狀表首先假設(shè)邏輯變量、邏輯函數(shù)取“0〞、“1〞的含義。邏輯要求：假設(shè)一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)轉(zhuǎn)即可滿(mǎn)足要求；假設(shè)兩個(gè)車(chē)間開(kāi)工，只需G1運(yùn)轉(zhuǎn)，假設(shè)三個(gè)車(chē)間同時(shí)開(kāi)工，那么G1和G2均需運(yùn)轉(zhuǎn)。開(kāi)工“1〞不開(kāi)工“0〞運(yùn)轉(zhuǎn)“1〞不運(yùn)轉(zhuǎn)“0〞(1)根據(jù)邏輯要求列形狀表0111001010001101101001010011100110111000ABCG1G2(2)由形狀表寫(xiě)出邏輯式ABC00100111101111或由卡圖諾可得一樣結(jié)果(3)化簡(jiǎn)邏輯式可得：10100101001110011011100001110010ABCG1G210001101(4)用“與非〞門(mén)構(gòu)成邏輯電路由邏輯表達(dá)式畫(huà)出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡(jiǎn)。ABC00100111101111(5)畫(huà)出邏輯圖ABCABC&&&&&&&&&G1G220.7加法器1.二進(jìn)制十進(jìn)制：0~9十個(gè)數(shù)碼，“逢十進(jìn)一〞。在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別引見(jiàn)這幾種典型組合邏輯電路的根本構(gòu)造、任務(wù)原理和運(yùn)用方法。在數(shù)字電路中，為了把電路的兩個(gè)形狀(“1〞態(tài)和“0〞態(tài))與數(shù)碼對(duì)應(yīng)起來(lái)，采用二進(jìn)制。二進(jìn)制：0，1兩個(gè)數(shù)碼，“逢二進(jìn)一〞。20.7加法器加法器:實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路進(jìn)位如：000011+10101010不思索低位來(lái)的進(jìn)位半加器實(shí)現(xiàn)要思索低位來(lái)的進(jìn)位全加器實(shí)現(xiàn)20.7.1半加器半加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不思索來(lái)自低位的進(jìn)位。AB兩個(gè)輸入表示兩個(gè)同位相加的數(shù)兩個(gè)輸出SC表示半加和表示向高位的進(jìn)位邏輯符號(hào)：半加器：COABSC

半加器邏輯形狀表ABSC0000011010101101邏輯表達(dá)式邏輯圖&=1..ABSC20.7.2全加器輸入Ai表示兩個(gè)同位相加的數(shù)BiCi-1表示低位來(lái)的進(jìn)位輸出表示本位和表示向高位的進(jìn)位CiSi全加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，且思索來(lái)自低位的進(jìn)位。邏輯符號(hào)：全加器：AiBiCi-1SiCiCO

CI(1)列邏輯形狀表(2)寫(xiě)出邏輯式AiBiCi-1SiCi0000000110010100110110010101011100111111邏輯圖&=1>1AiCiSiCi-1Bi&&半加器構(gòu)成的全加器>1BiAiCi-1SiCiCO

CO

20.8編碼器把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱(chēng)為編碼。具有編碼功能的邏輯電路稱(chēng)為編碼器。n位二進(jìn)制代碼有2n種組合，可以表示2n個(gè)信息。要表示N個(gè)信息所需的二進(jìn)制代碼應(yīng)滿(mǎn)足2nN20.8.1二進(jìn)制編碼器將輸入信號(hào)編成二進(jìn)制代碼的電路。2n個(gè)n位編碼器高低電平信號(hào)二進(jìn)制代碼(1)分析要求：輸入有8個(gè)信號(hào)，即N=8，根據(jù)2nN的關(guān)系，即n=3，即輸出為三位二進(jìn)制代碼。例：設(shè)計(jì)一個(gè)編碼器，滿(mǎn)足以下要求：(1)將I0、I1、…I78個(gè)信號(hào)編成二進(jìn)制代碼。(2)編碼器每次只能對(duì)一個(gè)信號(hào)進(jìn)展編碼，不允許兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)有效。(3)設(shè)輸入信號(hào)高電平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2Y1Y0(3)寫(xiě)出邏輯式并轉(zhuǎn)換成“與非〞式Y(jié)2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)畫(huà)出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路20.8.2二–十進(jìn)制編碼器表示十進(jìn)制數(shù)4位10個(gè)編碼器高低電平信號(hào)二進(jìn)制代碼列編碼表：四位二進(jìn)制代碼可以表示十六種不同的形狀，其中任何十種形狀都可以表示0~9十個(gè)數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表寫(xiě)出邏輯式并化成“或非〞門(mén)和“與非〞門(mén)Y3=I8+I9.=I4+I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7I5+I7..=I2+I6I3+I7Y1=I2+I3+I6+I7畫(huà)出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9當(dāng)有兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)輸入編碼電路，電路只能對(duì)其中一個(gè)優(yōu)先級(jí)別高的信號(hào)進(jìn)展編碼。即允許幾個(gè)信號(hào)同時(shí)有效，但電路只對(duì)其中優(yōu)先級(jí)別高的信號(hào)進(jìn)展編碼，而對(duì)其它優(yōu)先級(jí)別低的信號(hào)不予理睬。二-十進(jìn)制優(yōu)先編碼器CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)001101001111101000111010011111010101111101011111111011001111111011011111111101110例:CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16151413121110912345678CT74LS414720.9譯碼器和數(shù)字顯示譯碼是編碼的反過(guò)程，它是將代碼的組合譯成一個(gè)特定的輸出信號(hào)。20.9.1二進(jìn)制譯碼器8個(gè)3位譯碼器二進(jìn)制代碼高低電平信號(hào)狀態(tài)表例：三位二進(jìn)制譯碼器〔輸出高電平有效〕輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出寫(xiě)出邏輯表達(dá)式Y(jié)0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC邏輯圖CBA111&&&&&&&&Y0Y1