電工學(xué)第二十章 門電路和組合邏輯電路

模擬信號：時間上和數(shù)值上均是連續(xù)的信號正弦波信號t采樣后的正弦波信號t數(shù)字信號：時間上和數(shù)值上均是不連續(xù)的信號數(shù)碼相機傳統(tǒng)相機

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關(guān)系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。

在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關(guān)的作用。第20章門電路和組合邏輯電路20.1數(shù)字和脈沖信號20.2基本門電路及其組合

20.5邏輯代數(shù)

20.4CMOS門電路20.3TTL門電路

20.6組合邏輯電路的分析和綜合20.7加法器20.8編碼器20.9譯碼器和數(shù)字顯示20.10數(shù)據(jù)分配器和數(shù)據(jù)選擇器20.11應(yīng)用舉例20.2

基本門電路及其組合

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。20.2.1邏輯門電路的基本概念

基本邏輯關(guān)系為“與”、“或”、“非”三種。

下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。220V+-

設(shè)：開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。邏輯表達(dá)式：

Y=A?B1.“與”邏輯關(guān)系“與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表BY220VA+-2.“或”邏輯關(guān)系

“或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達(dá)式：Y=A+B狀態(tài)表000111110110ABY3.“非”邏輯關(guān)系“非”邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式：Y=A狀態(tài)表101AY0Y220VA+-R

由電子電路實現(xiàn)邏輯運算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。

門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。20.2.2

分立元件基本邏輯門電路20.2

基本門電路及其組合

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平1.二極管“與”門電路(1)電路(2)工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V1.二極管“與”門電路(3)邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達(dá)式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表2.二極管“或”門電路(1)電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC(2)工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。2.二極管“或”門電路(3)邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3.晶體管“非”門電路+UCC-UBBARKRBRCYT10截止飽和(2)邏輯表達(dá)式：Y=A“0”10“1”(1)電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AY1.與非門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：1Y“非”門20.2.3

基本邏輯門電路的組合Y=A+B+C邏輯表達(dá)式：2.或非門電路1Y20.2.3

基本邏輯門電路的組合“或”門ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表YABC“或非”門>1例：根據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2ABC&1&D>1Y3.與或非門電路20.2.3

基本邏輯門電路的組合Y=A.B+C.D邏輯表達(dá)式：>1&&YABCD邏輯符號20.3TTL門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。下面介紹集成“與非”門電路的工作原理、特性和參數(shù)。T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1輸入級中間級輸出級20.3.1TTL“與非”門電路1.電路E2E3E1B等效電路C多發(fā)射極三極管T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V)

負(fù)載電流（灌電流）輸入全高“1”,輸出為低“0”1VT1R1+UccT4T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

負(fù)載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”

流過E結(jié)的電流為正向電流5VVY

5-0.7-0.7

=3.6V20.3.2TTL三態(tài)“與非”門電路有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：Y&ABC“與非”門&YA(1)應(yīng)用“與非”門構(gòu)成“非”門電路(2)用“與非”門構(gòu)成“或非”門YBA&&&&由邏輯代數(shù)運算法則：1.用“與非”門構(gòu)成基本門電路(4)

應(yīng)用“與非”門構(gòu)成“或”門電路(3)應(yīng)用“與非”門構(gòu)成“與”門電路AY&B&BAY&&&由邏輯代數(shù)運算法則：由邏輯代數(shù)運算法則：74LS00、74LS20管腳排列示意圖&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)&ABY≥1ABY1AY≥1ABY&ABY&YAAY&B&BAY&&&YBA&&&&20.5邏輯代數(shù)

邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。1.常量與變量的關(guān)系20.5.1邏輯代數(shù)運算法則2.邏輯代數(shù)的基本運算法則自等律0-1律重疊律還原律互補律交換律2.邏輯代數(shù)的基本運算法則普通代數(shù)不適用！證:結(jié)合律分配律A+1=1

AA=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式理解和區(qū)分客觀世界的認(rèn)知過程邏輯:找到了實現(xiàn)邏輯的硬件平臺。怎樣用最少的門電路來實現(xiàn)復(fù)雜的邏輯？邏輯代數(shù)的運算邏輯代數(shù)的化簡邏輯代數(shù)的表達(dá)&ABY≥1ABY1AY≥1ABY&ABY20.5.3邏輯函數(shù)的化簡化簡方法公式法卡諾圖法函數(shù)式中進行“或”運算的項不能再減少，而且各項中進行“與”運算的因子也無法再減少。函數(shù)的最簡形式：例1：化簡2.應(yīng)用邏輯代數(shù)運算法則化簡（1）并項法例2：化簡（2）配項法例3：化簡（3）加項法（4）吸收法吸收例4：化簡例5：化簡吸收吸收吸收吸收最小項：在n變量的邏輯函數(shù)中，若m為包含n個因子的乘積項，而這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項。n變量的最小項應(yīng)有2n個;在輸入變量的任何取值下必有一個最小項，而且僅有一個最小項的數(shù)值為1;全體最小項之和為1;若兩個最小項僅有一個因子不同，則稱這兩個最小項具有相鄰性;是與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，即每一小方格填入一個相應(yīng)最小項。卡諾圖：(2)卡諾圖BA0101二變量BCA0010011110三變量二進制數(shù)對應(yīng)的十進制數(shù)編號AB00011110CD00011110四變量任意兩個相鄰最小項之間只有一個變量改變(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111例6.用卡諾圖表示并化簡。解：

(a)將取值為“1”的相鄰小方格圈成圈;步驟1.卡諾圖2.合并最小項3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2…)(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111解：三個圈最小項分別為：

合并最小項

寫出簡化邏輯式卡諾圖化簡法：保留一個圈內(nèi)最小項的相同變量，而消去相反變量。畫出表示該邏輯函數(shù)的卡諾圖；在卡諾圖中，把函數(shù)中的最小項方格填“1”卡諾圖化簡的步驟：1.把邏輯函數(shù)寫成最小項的形式3.找出可以合并的矩形組(2n個最小項消去n個因子)原則：所取矩形數(shù)組數(shù)目應(yīng)最少（對應(yīng)函數(shù)相或的與項數(shù)最少）；每個矩形數(shù)組應(yīng)包含盡量多的最小項（每個與項所含的因子最少）；每個最小項可以被多個矩形組包含，但每個矩形組至少要包含一個未被圈過的最小項；00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6.應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例7.應(yīng)用卡諾圖化簡邏輯函數(shù)111111111

含A均填“1”注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項。20.6

組合邏輯電路的分析與綜合

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出20.6.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達(dá)式(2)化簡為最簡邏輯表達(dá)式(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：例1：分析下圖的邏輯功能(1)寫出邏輯表達(dá)式Y(jié)=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y2(2)應(yīng)用邏輯代數(shù)化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=

(AB）(A+B)+.反演律=AAB+BAB..Y=AB+AB=AB(3)列邏輯狀態(tài)表邏輯式(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。

=1ABY邏輯符號ABY001100111001(1)寫出邏輯式例2：分析下圖的邏輯功能A

B.Y=ABAB

.A?B化簡A

B

=AB+AB&&11BAY&(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY00110010011120.6.2組合邏輯電路的綜合根據(jù)邏輯功能要求邏輯電路設(shè)計設(shè)計流程如下：

邏輯描述（漢語言）邏輯圖（邏輯函數(shù)）邏輯表達(dá)式（邏輯函數(shù)）邏輯狀態(tài)表（邏輯函數(shù)）例：有一T形走廊，在相會處有一吊燈,在進入走廊的A、B、C三地各有控制開關(guān)，都能獨立進行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。試設(shè)計該電路。

000001010011100101110111

A

B

C

Y

(1)根據(jù)邏輯描述寫邏輯狀態(tài)表輸入量：開關(guān)1、開關(guān)2、開關(guān)3

輸出量：燈自變量的取值：0、1因變量的取值：0、101110001邏輯狀態(tài)表自變量：A、B、C

因變量：Y輸入量的狀態(tài)：斷開

、閉合輸出量的狀態(tài)：滅

、亮

(2)根據(jù)邏輯狀態(tài)表寫最簡邏輯表達(dá)式

000001010011100101110111

A

B

C

Y01101001邏輯狀態(tài)表ABC00100111101111

(3)根據(jù)邏輯表達(dá)式畫邏輯圖YCBA1&&&&11>1CBA組合邏輯電路設(shè)計步驟如下：

(1)分析需求，確定輸入量及輸出量的個數(shù)

(4)由邏輯狀態(tài)表寫出邏輯表達(dá)式

(5)寫出最簡邏輯表達(dá)式(6)根據(jù)要求畫出邏輯圖（一般要求用與非門實現(xiàn)）(3)根據(jù)邏輯需求，列出邏輯狀態(tài)表

(2)確定輸入量及輸出量的取值含義

例1：設(shè)計一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“1”；如不贊同，不按鍵，表示“0”。表決結(jié)果用指示燈表示，多數(shù)贊同，燈亮為“1”，反之燈不亮為“0”。(1)列邏輯狀態(tài)表(2)寫出邏輯表達(dá)式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。0000

A

B

C

Y0010010001111000101111011111(3)用“與非”門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是“與”關(guān)系各組合之間是“或”關(guān)系0000

A

B

CY

0010010001111000101111011111ABC00011110011111三人表決電路&

&

ABCY&&&&ABCC例2：設(shè)計一個三變量奇偶檢驗器。

要求:

當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為“0”。用“與非”門實現(xiàn)。(1)列邏輯狀態(tài)表(2)寫出邏輯表達(dá)式0000

A

B

C

Y0011010101101001101011001111(3)用“與非”門構(gòu)成邏輯電路ABC00100111101111解：(4)邏輯圖YCBA01100111110&&&&&&&&1010例3:

某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設(shè)：A、B、C分別表示三個車間的開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運行為“1”，不運行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101101001010011100110111000ABC

G1G2(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“與非”門構(gòu)成邏輯電路

由邏輯表達(dá)式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。ABC00100111101111(5)畫出邏輯圖ABCABC&&&&&&&&&G1G220.7

加法器20.7.1二進制十進制：0~9十個數(shù)碼，“逢十進一”。

在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。

在數(shù)字電路中，為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進制。二進制：0，1兩個數(shù)碼，“逢二進一”。20.7

加法器加法器:

實現(xiàn)二進制加法運算的電路進位如：0

0

0

0

11+10101010不考慮低位來的進位半加器實現(xiàn)要考慮低位來的進位全加器實現(xiàn)20.7.1半加器

半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出SC表示半加和表示向高位的進位邏輯符號：半加器：COABSC

A

B

S

C0000011010101101半加器邏輯狀態(tài)表邏輯表達(dá)式邏輯圖&=1ABSC20.7.2全加器輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進位輸出表示本位和表示向高位的進位CiSi

全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位的進位。邏輯符號：

全加器：AiBiCi-1SiCiCO

CIAi

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111(1)列邏輯狀態(tài)表(2)寫出邏輯式半加器構(gòu)成的全加器>1BiAiCi-1SiCiCO

CO

邏輯圖&=1>1AiCiSiCi-1Bi&&20.8

編碼器

把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進制代碼有2n

種組合，可以表示2n

個信息。

要表示N個信息所需的二進制代碼應(yīng)滿足

2n

N20.8.1二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼(1)分析要求：

輸入有8個信號，即N=8，根據(jù)2n

N

的關(guān)系，即n=3，即輸出為三位二進制代碼。例：設(shè)計一個編碼器，滿足以下要求：(1)將I0、I1、…I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設(shè)輸入信號高電平有效。解：001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0(3)寫出邏輯式并轉(zhuǎn)換成“與非”式Y(jié)2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0將十進制數(shù)0~9編成二進制代碼的電路20.8.2二–

十進制編碼器表示十進制數(shù)4位10個編碼器高低電平信號二進制代碼

列編碼表：四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。8421BCD碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111=I1+I9I3+I7

I5+I7..

寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9

=I4+

I6I5+I7.Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9

=I2+

I6I3+I7.Y1=I2+I3+I6+I7畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9001100

當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。

即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。20.8.3優(yōu)先編碼器74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:74LS147集成優(yōu)先編碼器(10線-4線)74LS147引腳圖低電平有效1615141312111091234567874LS414720.9

譯碼器和數(shù)字顯示

譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。20.9.1二進制譯碼器8個3位譯碼器二進制代碼高低電平信號狀態(tài)表

例：三位二進制譯碼器（輸出高電平有效）Y0Y1Y2Y3Y4Y5Y6Y7輸入ABC0001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出寫出邏輯表達(dá)式Y(jié)0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC邏輯圖CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理：(以A0A1=00為例)000脫離總線數(shù)據(jù)全為“1”74LS139型譯碼器(a)外引線排列圖；(b)邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC10916151413121174LS139(b)11111&Y0&Y1&Y2&Y3SA0A1雙