VLSI設(shè)計導論概述

杭州電子科技大學VLSI系統(tǒng)設(shè)計導論

1第二節(jié)集成電路產(chǎn)業(yè)鏈第一節(jié)集成電路發(fā)展及應(yīng)用第三節(jié)集成電路設(shè)計概述本章主要內(nèi)容2第一節(jié)集成電路發(fā)展及應(yīng)用1.什么是集成電路(芯片)intergratecircuit(IC)

集成電路就是在一個半導體基片(si)上集成一定數(shù)量的器件(晶體管、R、C、L）,具有一定功能的電路.2.集成電路的功能數(shù)據(jù)的運算和處理：CPU、DSP數(shù)據(jù)的存貯：Flash、DRAM數(shù)據(jù)傳輸和交換：USB、GSM、路由器數(shù)據(jù)的壓縮和解壓：MP3、MPED4、JPEG2000等等33.集成電路的應(yīng)用系統(tǒng)41952年5月，英國科學家G.W.A.Dummer提出了集成電路的設(shè)想。1958年TI公司ClairKilby的研究小組發(fā)明了第一塊集成電路，12個元件，鍺半導體4.集成電路的發(fā)展歷程5集成電路的發(fā)展規(guī)律：摩爾定律Moore’sLaw的提出：GordonMoore，Intel的創(chuàng)立者之一每18個月集成度增加一倍,成本降低一半超深亞微米片上系統(tǒng)(SOC,SOPC,..）集成化、微型化系統(tǒng)化6制造（Manufacturing）制造工藝的發(fā)展趨勢特征尺寸越來越?。?單位:um)1微米,0.8,0.6,0.5,0.35,0.25,0.18,0.15,0.13,0.09，0.065，0.045晶圓直徑越來越大：

4英寸,5英寸,6英寸,8英寸,12英寸密度越來越高：結(jié)果：規(guī)模越來越大，性能越來越高，集成度越來越高，單片制造成本相對越來越低制造工藝的種類BipolarMOS（NMOS、PMOS）CMOS（當前主流工藝）BiCMOS,..其它特殊工藝7

表1發(fā)展規(guī)劃代次的指標年份199719992001200320062009 2012最小線寬0.250.180.150.130.100.070.01(μm）

DRAM容量256M1G1G~4G4G16G64G 256G

每片晶體管數(shù)11214076200 520 1400（M） 芯片尺寸300440385430520620 750

(平方毫米）頻率7501200140016002000 2500 3000(兆赫） 金屬化層層數(shù)66-77 7 7-8 8-9 9

最低供電電壓1.8-2.511.5-1.81.2-1.51.2-1.50.9-1.2 0.6-0.9 0.5-0.6（v） 最大晶圓直徑200300300300300 450 450 （mm）8摩爾定律：微處理器的發(fā)展

集成度80808086802868038680486PentiumPentiumProPentiumIIIItaniumPentiumIV9英特爾?酷睿?i7-990X處理器至尊版

3.46GHz主頻速度高達3.73GHz，支持英特爾?睿頻加速技術(shù)6個內(nèi)核和12個處理線程，支持英特爾?超線程技術(shù)12MB英特爾?智能高速緩存支持3通道DDR31066MHz內(nèi)存32納米制造處理技術(shù)英特爾最新臺式處理器10第二節(jié)集成電路產(chǎn)業(yè)鏈集成電路的產(chǎn)業(yè)鏈11制造、封裝與測試12制造（Manufacturing）

從空白晶圓（Wafer）到圖案化的晶圓芯片/管芯Chip→DieWafer(圓片)單晶棒13制造（Manufacturing）芯片制造掩模版（光刻版、Mask）制作對每層版圖都要制作一層掩模版，實際是光刻工序的次數(shù)除金屬層外，一般CMOS電路至少需要8－12層掩模版晶圓加工（WaferManufacturing），目前一座90nm的晶圓加工廠的成本大概在20億美金左右。世界知名的制造廠代工廠（Foundry）---無自有電路產(chǎn)品,只提供制造服務(wù)TSMC、UMC、SMIC、CharterIDM----有自己的電路產(chǎn)品,有自己的制造廠Intel、Samsung、TI、ST,NA14封裝（Packaging）DiePackage封裝可以滿足以下幾個需要給予芯片機械支撐引腳可以提供芯片在整機中的有效焊接協(xié)助芯片向周圍環(huán)境散熱，保護芯片免受化學腐蝕15封裝類型DIP雙列直插式QFP塑料方型扁平式PFP塑料扁平組件式PLCC塑料有引線芯片載體PGA插針網(wǎng)格陣列BGA球柵陣列CSP芯片尺寸封裝MCM多芯片模塊我國知名的封裝廠長電科技南通富士通封裝（Packaging）16測試（Testing）中測（晶圓測試、WaferTesting）：晶圓制造完成后的測試測試在制造過程中形成的故障不能測試在封裝過程中形成的故障，所以中測以后必須進行成測可以在封裝前測試出故障芯片，避免這部分故障芯片的封裝費用，適用于封裝費用比較昂貴的芯片。所以，封裝費用低廉的芯片可以省去中測成測（成品測試、FinalTesting）：芯片封裝完成后的測試，需對每個芯片進行測試測試在制造、封裝過程中形成的故障是必須經(jīng)過的過程17測試（Testing）世界知名的測試儀器和設(shè)備Advantest（愛德萬）Teradyne（泰瑞達）Credence（科利登）Verigy（原Agilent安捷倫半導體測試部門)中測成測18我國集成電路制造產(chǎn)業(yè)現(xiàn)狀

1、我國和歐美等國的發(fā)展差距在10~15年之間。2、目前我國主要采用的工藝線是0.13um~0.5um制程，產(chǎn)品主要集中在中低端。

3、集成電路制造有往我國轉(zhuǎn)移的趨勢。在建和即將建成的生產(chǎn)線有近二十條，主要分布在:

長三角、珠三角和京津地區(qū),TSMC和UMC已分別在上海和蘇州建廠。

國內(nèi)最大的集成電路制造廠SMIC(中芯國際)位于上海張江,代工廠里全球排名第三.

主流工藝45nm/65nm/90nm/0.13和0.18um19三、集成電路設(shè)計概述集成電路設(shè)計需要的知識:集成電路工藝：

目標：器件材料、器件工作特性、制造工藝流程所需知識：物理學、光學、化學集成電路CAD:：

目標：器件建模、制造流程仿真、建立系統(tǒng)和電路設(shè)計平臺

所需知識：電路理論、計算機CAD、EDA工程集成電路系統(tǒng)設(shè)計知識：

目標：把功能和概念化的系統(tǒng)用電路和芯片實現(xiàn)所需知識：電路理論、系統(tǒng)知識、EDA工程20集成電路CAD工具非常重要,VLSI設(shè)計工程師應(yīng)該全面理解和掌握相應(yīng)的EDA工具

CAD工具可以分為如下幾大類：

1、工藝仿真和建模

2、系統(tǒng)分析

3、CODE(功能)仿真和調(diào)試

4、電路仿真和性能分析

5、時序分析和驗證

6、物理設(shè)計

7、設(shè)計驗證21集成電路設(shè)計的分解

系統(tǒng)架構(gòu)設(shè)計

行為(功能)設(shè)計,仿真前端設(shè)計

電路設(shè)計

可測試性設(shè)計

物理版圖設(shè)計

后端設(shè)計

設(shè)計驗證和參數(shù)提取

工藝設(shè)計和調(diào)試22集成電路設(shè)計層次描述設(shè)計層次行為描述描述方式設(shè)計考慮系統(tǒng)描述系統(tǒng)性能、指標、結(jié)構(gòu)方框圖系統(tǒng)性能成本芯片級算法芯片性能、實現(xiàn)成本寄存器級（RTL））VHDL、Verilog、基本宏單元電路時序、測試邏輯級布爾方程、卡諾圖邏輯門、觸發(fā)器時序、測試電路級電流、電壓的微分方程晶體管、R、L、C電路性能、延時、噪聲版圖級幾何圖形形與設(shè)計規(guī)則23VLSI層次化、結(jié)構(gòu)化的設(shè)計方法層次化的設(shè)計方法：使復雜的電子系統(tǒng)簡化，并能在不同的設(shè)計層次及時發(fā)現(xiàn)錯誤并加以糾正結(jié)構(gòu)化的設(shè)計方法：把復雜抽象的系統(tǒng)劃分成一些可操作的模塊，允許多個設(shè)計者同時設(shè)計，而且某些模塊的資源可以共用VLSI設(shè)計過程：把高層次的系統(tǒng)抽象描述逐級向下進行綜合、驗證、實現(xiàn)，直到物理版圖級的低層次描述24集成電路設(shè)計層次分解系統(tǒng)設(shè)計模塊A模塊B模塊CA1A2B1B2B3C1C2invor2nand325CMOS集成電路設(shè)計的流程(Top-Down)系統(tǒng)設(shè)計制定系統(tǒng)規(guī)范、技術(shù)標準，性能預測，功能說明確定制造工藝,測試方案,預測成本和設(shè)計周期等行為設(shè)計系統(tǒng)劃分綜合物理設(shè)計設(shè)計驗證總體結(jié)構(gòu)劃分、軟硬件劃分、模塊劃分用文本描述各模塊的功能把文本描述按照一定的規(guī)則轉(zhuǎn)化成底層電路網(wǎng)表描述把綜合的結(jié)果轉(zhuǎn)化為物理版圖的描述參數(shù)提取，用CAD工具驗證最終結(jié)果是否滿足指標時序分析驗證電路系統(tǒng)的工作時序是否正確26CMOS集成電路設(shè)計流程范例---

mp3播放器芯片設(shè)計流程系統(tǒng)設(shè)計支持何種音頻壓縮格式(mp3,avs),支持多大的flash,USB2.0通信協(xié)議液晶顯示,確定TSMC0.13um工藝系統(tǒng)劃分硬件部分（單CPU+音頻解壓硬件模塊+USB2.0+液晶顯示控制）軟件部分（CPU及外圍初始化程序、管理）功能設(shè)計把音頻解壓算法等硬件實現(xiàn)轉(zhuǎn)化為VHDL或Verilog描述，功能驗證，外圍邏輯的功能設(shè)計和仿真綜合采用SynophsysDesignCoompiler綜合工具，TSMC0.13um工藝庫物理設(shè)計

設(shè)計驗證驗證電路的工作時序是否滿足設(shè)計要求驗證芯片最終工作性能是否滿足預定指標：工作速度、功耗、成本時序分析把各模塊轉(zhuǎn)化為最終物理版圖，并按照優(yōu)化的原則互連為一個整體27HDL驗證（Verification)驗證：主要是檢驗用戶的HDL設(shè)計是否實現(xiàn)了Spec.需要的功能

常用的驗證EDA工具：

VCS(Synopsys），Modelsim（Mentor），NC（Cadence）Testbench

：對設(shè)計進行一系列的輸入或者激勵，然后有選擇的觀察響應(yīng)激勵與控制：輸入端口設(shè)置，測試向量，測試模式設(shè)置，同步響應(yīng)分析器和監(jiān)測器：可以及時監(jiān)控輸出信號變化，可以判斷輸出信號是正確、合法、錯誤、非法等等。28綜合（Synthesis)

綜合：是將描述電路的RTL級HDL轉(zhuǎn)換到門級的過程根據(jù)一個系統(tǒng)邏輯功能與性能的要求，在一個包含眾多結(jié)構(gòu)、功能、性能均已知的邏輯元件的單元庫的支持下，尋找出一個邏輯網(wǎng)絡(luò)結(jié)構(gòu)的最佳實現(xiàn)方案綜合EDA工具主要包括三個階段：轉(zhuǎn)換(Translation)、優(yōu)化(Optimization)與映射(Mapping)轉(zhuǎn)換階段：將RTL用門級邏輯來實現(xiàn)，構(gòu)成初始的未優(yōu)化電路。優(yōu)化與映射：對已有的初始電路進行分析，去掉電路中的冗余單元，并對不滿足限制條件的路徑進行優(yōu)化，然后將優(yōu)化之后的電路映射到由制造商提供的工藝庫上常用的驗證EDA工具：DesignCompiler（Synopsys)29綜合工具原理30靜態(tài)時序分析STA(StaticTimingAnalysis)

靜態(tài)時序分析STA（StaticTimingAnalysis）:驗證設(shè)計的時序是否正確的一種非常有效的方法STA工具的基本思想:在設(shè)計中找到關(guān)鍵路徑關(guān)鍵路徑是設(shè)計中決定芯片最大工作頻率的信號傳播路徑STA工具可以分為三個基本步驟:

第一步是將電路網(wǎng)表看成一個拓撲圖第二步是延遲計算。連線延時(netdelay)單元延時(celldelay)第三步是延遲計算：采用寬度優(yōu)先查找法，找到關(guān)鍵路徑

常用的時序驗證EDA工具:PrimeTime（Synopsys)31靜態(tài)時序分析工具原理拓撲結(jié)構(gòu)

單元延時連線延時

32布局布線(PlaceandRoute)

布局布線:將前端提供的網(wǎng)表（netlist）實現(xiàn)成版圖(layout)

常用的EDA工具：Encounter（Cadence）、Astro(Synopsys)33版圖驗證（LayoutVerification）DRC（DesignRuleCheck）：保證版圖滿足流片廠家的設(shè)計規(guī)則LVS（LayoutVersusSchematic）：證明版圖與網(wǎng)表的一致性參數(shù)提?。禾崛“鎴D的連線延時信息（RCExtract）常用的DRC/LVSEDA工具Mentor的CalibreSynopsys的HerculesCadence的Dracula

常用的參數(shù)提取EDA工具Synopsys的StarRCXT34CMOS集成電路設(shè)計主要驅(qū)動力

1、芯片的性能：處理數(shù)據(jù)的能力，功耗

2、芯片的價格：芯片的面積，封裝成本，工藝成本

3、面向市場的時間:包括設(shè)計周期和制造周期35國內(nèi)的集成電路設(shè)計水平和產(chǎn)業(yè)現(xiàn)狀國內(nèi)目前主要的IC設(shè)計企業(yè)：通信行業(yè)華為、中興、大唐設(shè)計公司晶門科技手機LCD顯示屏驅(qū)動芯片大唐微電子手機SIM卡芯片士蘭微電子消費類芯片上海展訊北京中星微珠海炬力手機芯片移動多媒體芯片,Nasdaq上市Mp3等多媒體芯片,Nasdaq上市龍芯通用CPU36*國內(nèi)設(shè)計生產(chǎn)的芯片占國內(nèi)總需求的15%左右，目前國內(nèi)從事集成電路設(shè)計工作的工程師大概在1.65萬人。*芯片設(shè)計業(yè)的產(chǎn)值大概在350億人民幣。到2010年將達到100億美金。*平均技術(shù)水平和國際先進水平差兩代.企業(yè)弱小，還不具備同國外先進企業(yè)直接競爭的實力例如:

Intel公司2003年僅在R&D方面的投入就達42億美元，而我國整個集成電路行業(yè)去年的銷售額才351.4億元人民幣(數(shù)據(jù)來源：CCID)。人力資源成本較低在這些高端應(yīng)用領(lǐng)域優(yōu)勢無法體現(xiàn)。因為高端領(lǐng)域的產(chǎn)品要求最先進的設(shè)計方法、EDA工具和制造工藝，相關(guān)的費用極高，例如0.18微米工藝的掩膜（mask）費用在25萬美元左右，90納米工藝中這一費用將達到上百萬美元；又如Cadence公司的Encounter深亞微米IC設(shè)計平臺單個運行許可（license）的費用在45萬美元左右。

37國家重大戰(zhàn)略部署國務(wù)院《國家中長期科學和技術(shù)發(fā)展規(guī)劃綱要(二00六——二0二0年)》確定的十六個重大專項包括：核心電子器件、高端通用芯片及基礎(chǔ)軟件極大規(guī)模集成電路制造技術(shù)及成套工藝新一代寬帶無線移動通信，大型飛機，等科技部《國家“十一五”科學技術(shù)發(fā)展規(guī)劃》（以下簡稱《規(guī)劃》）圍繞國家發(fā)展的重大戰(zhàn)略需求，《規(guī)劃》提出的十三項“十一五”期間重大專項重點實施的內(nèi)容和目標中，前三項均與信息產(chǎn)業(yè)有關(guān)。重大專項之一：核心電子器件、高端通用芯片及基礎(chǔ)軟件產(chǎn)品重大專項之二：極大規(guī)模集成電路制造裝備及成套工藝重大專項之三：新一代寬帶無線移動通信網(wǎng)信息產(chǎn)業(yè)“十一五”發(fā)展規(guī)劃中，集成電路和軟件也繼續(xù)被列為重點發(fā)展領(lǐng)域。并將為政策立法38四、本課程概述1、集成電路設(shè)計的主要工作音頻、靜態(tài)圖象、視頻多媒體通信CDMA、WCDMA、CDMA200、GSM、PHSPC/網(wǎng)絡(luò)PC、服務(wù)器、小型機、工作站、網(wǎng)卡、路由器接口USB、PS/2、RS232、PCI、并口、SPI、I2C顯示驅(qū)動LCD、TFT-LCD、LED、OLED集成電路主要領(lǐng)域儀器儀表電力測量、壓力測量集成電