第5章時序邏輯電路的概述

5.1時序邏輯電路的概述12.4.1時序邏輯電路的結(jié)構(gòu)與特點按照邏輯功能和電路組成的不同特點常常把數(shù)字電路分成兩大類，一類是在第11章已經(jīng)介紹的組合邏輯電路，還有一類就是本章著重學(xué)習(xí)的時序邏輯電路。在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來狀態(tài)有關(guān)者，都叫做時序邏輯電路，簡稱時序電路。時序電路的狀態(tài)是靠具有存儲功能的觸發(fā)器所組成的存儲電路來記憶和表征的，所以，從電路組成來看時序電路一定包含有觸發(fā)器。存儲電路的輸出狀態(tài)反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。它的結(jié)構(gòu)示意圖見圖5.18。

在圖5.18所示的時序電路示意框圖中，X1~Xi為時序電路的輸入端，Z1~Zj為時序電路的輸出端，Y1~Ym為存儲電路的驅(qū)動輸入端（又稱為激勵輸入端），Q1~Qk為存儲電路的狀態(tài)。時序邏輯電路具有如下特點：（1）功能上電路的輸出狀態(tài)不僅與即刻輸入變量的狀態(tài)有關(guān)，而且與系統(tǒng)原先的狀態(tài)有關(guān)。圖5.18

時序邏輯電路結(jié)構(gòu)框圖（2）結(jié)構(gòu)上由組合電路和存儲電路（記憶單元）組成，其中存儲電路一般由觸發(fā)器構(gòu)成。（3）“狀態(tài)”的概念十分重要。存儲電路當(dāng)前時刻的狀態(tài)，稱為“現(xiàn)態(tài)”或“原態(tài)”；下一時刻的狀態(tài)，稱為“次態(tài)”或“新態(tài)”。上面講的是時序邏輯電路的完整框圖，以后還會看到，在有些具體的時序電路中，并不都具備如圖5.18所示的完整形式。例如，有的時序電路中沒有組合電路部分，有的時序電路又可能沒有輸入邏輯變量，或者不存在獨立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。但它們在邏輯功能上仍具有時序電路的基本特征。例如電子表，當(dāng)前時刻的狀態(tài)是11:25:31（11時25分31秒），在秒脈沖的作用下，下一時刻的狀態(tài)是11:25:32（11時25分32秒）。它由具有“記憶”功能的“存儲電路”記住計時電路當(dāng)前時刻的狀態(tài)，并產(chǎn)生下一時刻的狀態(tài)。12.4.2時序邏輯電路的分類按電路中觸發(fā)器狀態(tài)變化是否同步可分為同步時序電路和異步時序電路。（1）同步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器是同步翻轉(zhuǎn)的。因為在這種時序電路中，其狀態(tài)的改變受同一個時鐘脈沖控制，各個觸發(fā)器的CP信號都是輸入時鐘脈沖。（2）異步時序電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器，有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進(jìn)行的。因為在這種時序電路中，有的觸發(fā)器，其CP信號就是輸入時鐘脈沖，有的觸發(fā)器則不是，而是其它觸發(fā)器的輸出。按邏輯功能劃分有計數(shù)器、寄存器、移位寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。在科研、生產(chǎn)和生活中，完成各種各樣操作的時序邏輯電路是千變?nèi)f化的，這里提到的只是幾種比較典型的電路。12.4.3時序邏輯電路功能的描述方法時序電路功能的描述方法和上一章講的觸發(fā)器有一些相似，但這里的描述對象考慮的是整個時序電路。

1．邏輯方程式時序電路的邏輯功能可以用輸出方程、驅(qū)動方程和狀態(tài)方程全面描述。因此，只要能寫出給定邏輯電路的這三個方程，它的邏輯功能也就表示清楚了。根據(jù)這三個方程，就能夠求得在任何給定輸入變量狀態(tài)和電路狀態(tài)下電路的次態(tài)和輸出。

2．狀態(tài)轉(zhuǎn)換表從理論上講，有了驅(qū)動方程、狀態(tài)方程和輸出方程以后，時序電路的邏輯功能就已經(jīng)描述清楚了。但從這一組方程式中還不能獲得電路邏輯功能的完整印象。這主要是由于電路每一時刻的狀態(tài)都和電路的歷史情況有關(guān)的緣故。由此可以想到，如果把電路在一系列時鐘信號作用下狀態(tài)轉(zhuǎn)換的全部過程找出來，則電路的邏輯功能便可一目了然了。若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可算得電路次態(tài)和輸出值；以得到的次態(tài)作為新的初態(tài)，和這時的輸入變量取值一起，再代入狀態(tài)方程和輸出方程進(jìn)行計算，又可得到一組新的次態(tài)和輸出值。如此繼續(xù)，將結(jié)果列為真值表形式，便得到狀態(tài)轉(zhuǎn)換表（也稱狀態(tài)轉(zhuǎn)換真值表）。3．狀態(tài)轉(zhuǎn)換圖為了以更加形象的方式立體地表示出時序電路的邏輯功能，有時還進(jìn)一步把狀態(tài)轉(zhuǎn)換表的內(nèi)容表示成狀態(tài)轉(zhuǎn)換圖的形式。它比狀態(tài)表更為清晰、直觀地描述了同步時序邏輯電路的狀態(tài)變化。在狀態(tài)轉(zhuǎn)換圖中以圓圈表示電路的各個狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向。同時，還在箭頭旁注明狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。通常將輸入變量取值寫在斜線以上，將輸出值寫在斜線以下。4．時序圖為便于用實驗觀察的方法檢查時序電路的邏輯功能，還可以將狀態(tài)轉(zhuǎn)換表的內(nèi)容畫成時間波形的形式。在時鐘脈沖序列作用下，電路狀態(tài)、輸出狀態(tài)隨時間變化的波形圖叫做時序圖。由于這三種方法和方程組一樣，都可以用來描述同一個時序電路的邏輯功能，所以它們之間可以互相轉(zhuǎn)換。5.2時序邏輯電路的分析方法所謂時序邏輯電路的分析，就是根據(jù)已知的時序電路找出該電路所實現(xiàn)的邏輯功能。具體地講，就是要求找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時鐘信號作用下的變化規(guī)律。給定的是時序邏輯電路，待求的是狀態(tài)表、狀態(tài)圖和時序圖。

圖5.19中給出了分析時序電路的一般過程。通常有兩種方法：直觀分析法與狀態(tài)方程分析法。如果該電路的連線簡單且規(guī)律性強(qiáng)，無須用狀態(tài)方程分析法進(jìn)行分析，只需作簡單的觀察與推斷就可畫出時序波形圖或狀態(tài)圖，該分析方法稱為“直觀分析法”。狀態(tài)方程分析法是一種系統(tǒng)規(guī)范的通用方法，要對電路列方程演算，原則上適用于所有時序邏輯電路。本節(jié)重點介紹狀態(tài)方程分析法。同步時序電路中所有觸發(fā)器都是在同一個時鐘脈沖作用下的，其分析方法比較簡單。在分析時序電路時，應(yīng)設(shè)法寫出電路的三種方程，找出該時序電路所對應(yīng)的狀態(tài)表和狀態(tài)圖。具體可按如下步驟進(jìn)行分析：（1）根據(jù)給定的時序電路，寫出電路的輸出方程。（2）寫出每個觸發(fā)器的驅(qū)動方程，也就是各觸發(fā)器的輸入信號（激勵）的邏輯表達(dá)式。圖5.19

時序邏輯電路分析的一般過程（3）將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程，得到每個觸發(fā)器的狀態(tài)方程。（4）根據(jù)上述方程，求出該時序電路相對應(yīng)的狀態(tài)表。方法是：設(shè)定電路的現(xiàn)態(tài)為某初態(tài)，代入上述觸發(fā)器的狀態(tài)方程和輸出方程中進(jìn)行計算，得到次態(tài)，再將它作為現(xiàn)態(tài)代入上述方程，將得到下一個狀態(tài)，這樣反復(fù)由現(xiàn)態(tài)推算得次態(tài)，寫出狀態(tài)圖或時序圖，以便直觀地表示該時序電路的邏輯功能。（5）若電路中存在著無效狀態(tài)（即電路未使用的狀態(tài)）應(yīng)檢查電路能否自啟動。（6）文字?jǐn)⑹鲈摃r序電路的邏輯功能。需要說明的是，上述步驟不是必須執(zhí)行的固定程序，實際應(yīng)用中可根據(jù)題目要求或具體情況加以取舍。下面舉例說明?！纠?.5】試分析圖5.20所示時序電路，畫出狀態(tài)圖和時序圖。圖5.20

例5.5的邏輯電路圖解：由于電路。對于同步時序電路各個觸發(fā)器的時鐘信號是相同的，都是輸入CP脈沖。觸發(fā)器都接至同一個時鐘脈沖源CP，所以各觸發(fā)器的時鐘方程可以不寫。（1）寫出輸出方程為，可見圖5.20所示是一個同步時序?qū)懗鲵?qū)動方程為（2）寫出JK觸發(fā)器的特性方程方程代入JK觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程，然后將各驅(qū)動（3）由方程組計算出狀態(tài)表。設(shè)電路的現(xiàn)態(tài)為，代入上述觸發(fā)器的次態(tài)方程和輸出方程中進(jìn)行計算，得到次態(tài)為001，再將它作為現(xiàn)態(tài)代入上述方程，將得到下一個狀態(tài)，這樣，反復(fù)由現(xiàn)態(tài)推算得次態(tài)，得到電路的狀態(tài)轉(zhuǎn)換表如表5.8所示。（4）根據(jù)表5.8所示的狀態(tài)轉(zhuǎn)換表加以整理，可得電路狀態(tài)轉(zhuǎn)換圖如圖5.21所示。圖5.21

電路的狀態(tài)轉(zhuǎn)換圖（5）關(guān)于狀態(tài)圖還需要說明。本電路用了3個觸發(fā)器，電路應(yīng)該有2n=23=8（n為觸發(fā)器數(shù)目）個狀態(tài)。從狀態(tài)圖中可以看出，電路只有效使用了6個狀態(tài)，000、001、011、111、110、100，這6個狀態(tài)稱為有效狀態(tài)。電路在CP控制脈沖作用下，正常工作時是在有效狀態(tài)之間的循環(huán)，稱為有效循環(huán)。該電路還有兩個狀態(tài)，101、010沒有使用，這兩個狀態(tài)稱為無效狀態(tài)。電路在CP脈沖作用下，在無效狀態(tài)之間的循環(huán)，稱為無效循環(huán)。所謂電路能夠自啟動，就是當(dāng)電源接通或者由于干擾信號的影響，電路進(jìn)入到了無效狀態(tài)時，在CP控制脈沖作用下，電路能夠進(jìn)入到有效循環(huán)，則稱電路能夠自啟動。否則，電路就不能夠自啟動，本例就是這樣。后面我們將學(xué)習(xí)如何實現(xiàn)自啟動。（6）畫出時序波形圖。如圖5.22所示。圖5.22

例5.5電路的時序波形圖（7）邏輯功能分析。由該例的狀態(tài)圖就可看出，有效循環(huán)的6個狀態(tài)分別是0～5這6個十進(jìn)制數(shù)字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進(jìn)制同步加法計數(shù)器。當(dāng)對第6個脈沖計數(shù)時，計數(shù)器又重新從000開始計數(shù)，并產(chǎn)生輸出Z＝1。上述對時序電路的分析步驟不是一成不變的，可根據(jù)電路的繁簡情況、題目要求和分析者的熟悉程度進(jìn)行取舍。此外，由于異步時序電路的狀態(tài)方程分析過程比較繁瑣，不作介紹。本章在隨后對簡單異步時序電路僅用直觀分析法給予介紹。12.6異步計數(shù)器人們在工作、生活、學(xué)習(xí)與生產(chǎn)科研中，到處都遇到計數(shù)問題，完成計數(shù)功能的設(shè)備叫計數(shù)器，廣義地講，一切能夠完成計數(shù)工作的設(shè)備都是計數(shù)器，算盤是計數(shù)器，里程表是計數(shù)器，鐘表是計數(shù)器，我們要講的是數(shù)字電路中的計數(shù)器電路。在數(shù)字電路中，把記憶輸入CP脈沖個數(shù)的操作叫做計數(shù)，能實現(xiàn)計數(shù)操作的電子電路稱為計數(shù)器。它的主要特點是：（1）一般地說，這種計數(shù)器除了輸入計數(shù)脈沖CP信號之外，很少有另外的輸入信號，其輸出通常也都是現(xiàn)態(tài)的函數(shù)。輸入計數(shù)脈沖CP是當(dāng)作觸發(fā)器的時鐘信號對待的。（2）從電路組成看，其主要組成單元是時鐘觸發(fā)器。計數(shù)器的種類有很多，按照時鐘脈沖信號的特點分為同步計數(shù)器和異步計數(shù)器兩大類，其中同步計數(shù)中構(gòu)成計數(shù)器的所有觸發(fā)器在同一個時刻進(jìn)行翻轉(zhuǎn)，其時鐘輸入端全連在一起；異步計數(shù)器即構(gòu)成計數(shù)器的觸發(fā)器的時鐘輸入CP沒有連在一起，各個觸發(fā)器不在同一時刻變化。按照計數(shù)的數(shù)碼變化遞增或遞減分為加法計數(shù)器和減法計數(shù)器，也有一些計數(shù)器既可能實現(xiàn)加計數(shù)又可實現(xiàn)減計數(shù)，這類計數(shù)器為可逆計數(shù)器。按照輸出的編碼形式可分為二進(jìn)制計數(shù)器、二—十進(jìn)制計數(shù)器、循環(huán)碼計數(shù)器等。按計數(shù)的模數(shù)（狀態(tài)總數(shù)或容量）可分為十進(jìn)制計數(shù)、六十進(jìn)制計數(shù)器等。除了二進(jìn)制和十進(jìn)制計數(shù)器之外的其它進(jìn)制的計數(shù)器，通常都稱為N進(jìn)制計數(shù)器。N=12時的十二進(jìn)制計數(shù)器，N=60時的六十進(jìn)制計數(shù)器等。計數(shù)器不僅用于計數(shù)，還可以用于分頻、定時等應(yīng)用，是時序電路中使用最廣的一種。從各種各樣的小型數(shù)字儀表，到大型電子數(shù)字計算機(jī)，是任何數(shù)字儀表和數(shù)字系統(tǒng)中不可缺少的組成部分。5.3.1

二進(jìn)制異步加法計數(shù)器二進(jìn)制只有0和1兩個數(shù)碼。所謂二進(jìn)制加法，就是“逢二進(jìn)一”，即0+1=1，1+1=10。也就是每當(dāng)本位是1，再加1時，本位變?yōu)?，同時向高位進(jìn)位。由于雙穩(wěn)態(tài)觸發(fā)器有“1”和“0”兩個狀態(tài)，所以一個觸發(fā)器可以表示一位二進(jìn)制數(shù)。如果要表示n位二進(jìn)制數(shù)，就得用n個觸發(fā)器。二進(jìn)制計數(shù)器是計數(shù)器中應(yīng)用最多的計數(shù)器，這并不是講它的模數(shù)為2，而是講其模數(shù)為2n（其中n為構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)），由于二進(jìn)制計數(shù)器充分利用了計數(shù)器的資源，且電路簡單，又可以改制成其它進(jìn)制計數(shù)器，故在計數(shù)器中占的比例最高。根據(jù)二進(jìn)制數(shù)的遞增規(guī)律，我們先列出4位二進(jìn)制加法計數(shù)器的狀態(tài)表（見表5.9），表中還列出對應(yīng)的十進(jìn)制數(shù)。表5.94位二進(jìn)制加法計數(shù)器的狀態(tài)表計數(shù)脈沖序號計數(shù)器狀態(tài)對應(yīng)十進(jìn)制數(shù)Q3Q2Q1Q00123456780000000010000111100011001100101010100123456789101112131415161111111000011110011001101010101091011121314150要實現(xiàn)表5.9所列的4位二進(jìn)制加法計數(shù)，必須用4個觸發(fā)器，它們具有計數(shù)功能。采用不同的觸發(fā)器可有不同的邏輯電路，即使用同種觸發(fā)器也可得出不同的邏輯電路。下面介紹典型的二進(jìn)制加法計數(shù)器。

1．二進(jìn)制加法計數(shù)器的電路組成

表5.9為4位二進(jìn)制加法計數(shù)器的計數(shù)狀態(tài)表。

根據(jù)表5.9所示4位二進(jìn)制加法計數(shù)的規(guī)律，最低位Q0（即第一位）是每來一個CP脈沖變化一次（翻轉(zhuǎn)一次）；次低位Q1（亦即第二位）是每來兩個脈沖翻轉(zhuǎn)一次，且當(dāng)Q0從1跳0時，F(xiàn)F1翻轉(zhuǎn)；高位Q2（亦即第三位）是每來四個脈沖翻轉(zhuǎn)一次，且當(dāng)Q1從1跳0時，F(xiàn)F2才翻轉(zhuǎn)。依此類推，高位的觸發(fā)器FF3也是在鄰近的低位觸發(fā)器FF2從1變?yōu)?進(jìn)位時翻轉(zhuǎn)。基于以上分析，采用異步方式構(gòu)成二進(jìn)制加法計數(shù)器是很容易的。上一章講到，T′觸發(fā)器是一種計數(shù)型觸發(fā)器，它就是來一個CP翻轉(zhuǎn)一次。只要將觸發(fā)器接成T′觸發(fā)器，外來時鐘脈沖作為最低位觸發(fā)器的時鐘脈沖，而低位觸發(fā)器的輸出端作為相鄰高位觸發(fā)器的時鐘脈沖，使相鄰兩位之間符合逢二進(jìn)一的加法計數(shù)規(guī)律，計數(shù)器就方便地構(gòu)成了。圖5.23是由JK觸發(fā)器組成的4位異步二進(jìn)制加法計數(shù)器，其中的JK觸發(fā)器均接成T′觸發(fā)器，即J、K輸入端都接至1，或懸空。圖5.234位異步二進(jìn)制加法計數(shù)器的邏輯圖2．計數(shù)器的工作原理由于該電路的連線簡單且規(guī)律性強(qiáng)，無須用前面介紹的狀態(tài)方程分析法進(jìn)行分析，只需作簡單的觀察與推斷就可畫出時序波形圖或狀態(tài)圖，這種分析方法稱為“直觀分析法”。設(shè)電路的初始狀態(tài)為0000，當(dāng)輸入第一個計數(shù)脈沖時，F(xiàn)F0的狀態(tài)翻轉(zhuǎn)為1，Q0從0跳變?yōu)?。這對于FF1來說，出現(xiàn)的時鐘信號為脈沖的上升沿，故FF1狀態(tài)不變。FF2和FF3的狀態(tài)也不會變化，故計數(shù)器的狀態(tài)變?yōu)?001。當(dāng)輸入第二個計數(shù)脈沖后，F(xiàn)F0的狀態(tài)翻轉(zhuǎn)為0，Q0從1跳變?yōu)?，這時對于FF1來說，出現(xiàn)的時鐘信號為脈沖的下降沿，故FF1狀態(tài)翻轉(zhuǎn)為1。FF2、FF3的狀態(tài)不變，計數(shù)器的狀態(tài)為0010。輸入第三個計數(shù)脈沖后，F(xiàn)F0照翻為1，Q0從0跳變?yōu)?，F(xiàn)F2、FF3不變，計數(shù)器的狀態(tài)變?yōu)?011。以此類推，電路將以二進(jìn)制的規(guī)律工作下去。當(dāng)計數(shù)器狀態(tài)為1111時，當(dāng)出現(xiàn)第16個計數(shù)脈沖時，F(xiàn)F3～FF0的狀態(tài)為0000，同時高端輸出一進(jìn)位信號。圖5.24是電路的狀態(tài)圖。圖5.24

電路的狀態(tài)圖電路的時序波形圖可由狀態(tài)圖直接轉(zhuǎn)換而來。將輸出狀態(tài)以高低電平的脈沖形式表示，翻轉(zhuǎn)時機(jī)要與CP觸發(fā)時間相對應(yīng)，按時間軸展開，Q3、Q2、Q1和Q0按“0”、“1”的高低電平對準(zhǔn)CP的下降沿一一畫出即可，見圖5.25。之所以稱為“異步”加法計數(shù)器，是由于計數(shù)脈沖不是同時加到各位觸發(fā)器的CP端，而只加到最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器的輸出的進(jìn)位脈沖來觸發(fā)，因此它們狀態(tài)的變化有先有后，是異步的。二進(jìn)制加法計數(shù)器也可以用D觸發(fā)器構(gòu)成。常用的異步加法計數(shù)器還有五進(jìn)制，十進(jìn)制等。限于篇幅不一一介紹了。5.3.2

集成異步加法計數(shù)器74290目前已系列化生產(chǎn)多種中規(guī)模集成電路（MSI）計數(shù)器，在一個單片上將整個計數(shù)器全部集成在上面，因此這種計數(shù)器使用起來很方便。為了增強(qiáng)MSI計數(shù)器的適應(yīng)能力，一般MSI計數(shù)器比小規(guī)模集成電路構(gòu)成的計數(shù)器有更多的功能，有的還能方便地改變計數(shù)進(jìn)制。我們將選擇其中的幾個加以介紹，下面介紹一種應(yīng)用廣泛的集成異步計數(shù)器。二－五－十進(jìn)制計數(shù)器74290的邏輯圖如圖5.26所示。它包含一個獨立的1位二進(jìn)制計數(shù)器和一個獨立的異步五進(jìn)制計數(shù)器。二進(jìn)制計數(shù)器的時鐘輸入端為CP1，輸出端為Q0；五進(jìn)制計數(shù)器的時鐘輸入端為CP2，輸出端為Q1、Q2、Q3。如果將Q0與CP2相連，CP1作時鐘脈沖輸入端，Q0～Q3作輸出端，則為8421BCD碼十進(jìn)制計數(shù)器。（a）74290邏輯圖（b）邏輯符號（c）外引線排列圖圖5.26

二—五—十進(jìn)制異步加法計數(shù)器74290

表5.10是74290的功能表。由表可知，74290具有以下功能：（1）異步清零。當(dāng)復(fù)位輸入端R0(1)=R0(2)=1，且置位輸入R9(1)R9(2)=0時，不論有無時鐘脈沖CP，計數(shù)器輸出將被直接置零。表5.1074290的功能表復(fù)位輸入置位輸入時鐘輸出工作模式R0(1)R0(2)R9(1)R9(2)CPQ3

Q2

Q1

Q011110××0××00000000異步清零××11×1001異步置900××××000×0××0×0↓↓↓↓計

數(shù)計

數(shù)計

數(shù)計

數(shù)加法計數(shù)（2）異步置數(shù)。當(dāng)置位輸入R9(1)=R9(2)=1時，無論其他輸入端狀態(tài)如何，計數(shù)器輸出將被直接置9（即Q3Q2QlQ0=1001）。（3）計數(shù)。當(dāng)R0(1)R0(2)=0，且R9(1)=R9(2)=0時，在計數(shù)脈沖（下降沿）作用下，進(jìn)行二—五—十進(jìn)制加法計數(shù)。

74290為二—五—十進(jìn)制計數(shù)器，從上面僅能看到其內(nèi)部有一個二進(jìn)制計數(shù)器和一個五進(jìn)制計數(shù)器，其沒有十進(jìn)制計數(shù)器的功能，欲實現(xiàn)十進(jìn)制計數(shù)器須將二進(jìn)制計數(shù)器和五進(jìn)制計數(shù)器進(jìn)行串接，就可以實現(xiàn)其功能，下面說明三種計數(shù)過程。（1）從CP1端輸入計數(shù)脈沖，由Q0輸出，F(xiàn)Fl～FF3三位觸發(fā)器不用，這時為二進(jìn)制計數(shù)器。（2）從CP2端輸入計數(shù)脈沖，由Q3，Q2，Q1端輸出，這時為五進(jìn)制計數(shù)器。（3）將Q0端與CP2端連接，輸入計數(shù)脈沖至CP1。而后逐步由現(xiàn)狀態(tài)分析下一狀態(tài)（從初始狀態(tài)“0000”開始），一直分析到恢復(fù)“0000”為止。讀者可自行分析，列出狀態(tài)表，可知這種連接為8421碼十進(jìn)制計數(shù)器。5.4同步計數(shù)器為了提高計數(shù)速度，常常采用同步計數(shù)器，其特點是計數(shù)脈沖CP同時接到各位觸發(fā)器的時鐘脈沖輸入端，當(dāng)計數(shù)脈沖到來時，各觸發(fā)器同時被觸發(fā)，應(yīng)該翻轉(zhuǎn)的觸發(fā)器是同時翻轉(zhuǎn)的，不需要逐級推移。同步計數(shù)器也可稱為并行計數(shù)器。本節(jié)討論幾種典型的同步計數(shù)器。5.4.1

同步十進(jìn)制計數(shù)器二進(jìn)制計數(shù)器具有電路結(jié)構(gòu)簡單、運(yùn)算方便等特點，但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù)，特別是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時，識別很困難，不直觀。還有必要討論十進(jìn)制計數(shù)器。在十進(jìn)制計數(shù)體制中，每位數(shù)都可能是0，1，2，…，9十個數(shù)碼中的任意一個，且“逢十進(jìn)一”。根據(jù)計數(shù)器的構(gòu)成原理，必須由4個觸發(fā)器的狀態(tài)來表示一位十進(jìn)制數(shù)的4位二進(jìn)制編碼。而4位編碼總共有16個狀態(tài)。所以必須去掉其中的6個狀態(tài)，至于去掉哪6個狀態(tài)可有不同的選擇。這已在講述數(shù)制時討論過。這里考慮去掉1010～1111六個狀態(tài)，即采用8421BCD碼的編碼方式來表示一位十進(jìn)制數(shù)。前面已討論，一個4位二進(jìn)制計數(shù)器的計數(shù)狀態(tài)如表5.9所示，共有16個狀態(tài)。為了表示十進(jìn)制的10個狀態(tài)，需要去掉其中6個狀態(tài)。至于去掉哪6個狀態(tài)可以有不同的選擇，這已在第10章介紹BCD編碼時討論過。這里我們考慮采用常用的8421BCD編碼，去掉1010至1111六個狀態(tài)。圖5.27所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的8421BCD碼同步十進(jìn)制加法計數(shù)器的邏輯圖。下面用前面介紹的同步時序邏輯電路的分析方法對該電路進(jìn)行分析：（1）寫出驅(qū)動方程。（2）寫出JK觸發(fā)器的特性方程方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程。，然后將各驅(qū)動輸出端為進(jìn)位圖5.278421BCD碼同步十進(jìn)制加法計數(shù)器的邏輯圖（3）根據(jù)狀態(tài)方程列出狀態(tài)表。設(shè)計數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=0000，并代入式各觸發(fā)器次態(tài)方程，得到第1個計數(shù)脈沖到來后各觸發(fā)器的狀態(tài)為Q0=1，Q1=0，Q2=0，Q3=0，這說明只有Q0由0翻轉(zhuǎn)到1。再將Q3Q2Q1Q0=0001代入次態(tài)方程，得到在第2個脈沖后的狀態(tài)，Q3Q2Q1Q0變?yōu)?010。由此類推，把所有的原狀態(tài)代入次態(tài)方程后，可以得到該計數(shù)器的所有工作狀態(tài)，整個狀態(tài)表如表5.11所示。由表5.11可以看出，當(dāng)?shù)?0個計數(shù)脈沖到來時，計數(shù)器的狀態(tài)由1001返回到0000，同時產(chǎn)生進(jìn)位。這是842l碼同步十進(jìn)制計數(shù)器。（4）作狀態(tài)圖及時序圖。根據(jù)狀態(tài)轉(zhuǎn)換表作出電路的狀態(tài)圖如圖5.28所示，畫出時序圖如圖5.29所示。由狀態(tài)表、狀態(tài)圖或時序圖可見，該電路是一個8421BCD碼十進(jìn)制加法計數(shù)器。（5）檢查電路能否自啟動。由于如圖5.27所示電路中有4個觸發(fā)器，它們的狀態(tài)組合共有16種，而在8421BCD碼計數(shù)器中只用了10種，稱為有效狀態(tài)，其余6種狀態(tài)稱為無效狀態(tài)。在實際工作中，當(dāng)由于某種原因，使計數(shù)器進(jìn)入無效狀態(tài)時，如果能在時鐘信號作用下，最終進(jìn)入有效狀態(tài)，我們就稱該電路具有自啟動能力。用同樣的分析方法分別求出6種無效狀態(tài)下的次態(tài)，經(jīng)驗證所有無效狀態(tài)在CP作用下均可回到有效循環(huán)中來?？梢?，本電路能夠自啟動。將這些狀態(tài)補(bǔ)充到狀態(tài)圖中，得到完整的狀態(tài)轉(zhuǎn)換圖，見圖5.30?！纠?.6】試分析如圖5.31所示的時序電路。A=0時，列出狀態(tài)轉(zhuǎn)換表，說明電路功能。圖5.31

例5.6的電路圖解：該電路有輸入信號，輸入信號A為工作方式控制信號，屬同步時序電路。當(dāng)A=0時：（1）列出驅(qū)動方程。（2）寫出輸出方程。（3）代入JK觸發(fā)器的特性方程，得到狀態(tài)方程（4）列出狀態(tài)表。設(shè)初始態(tài)為00，代入狀態(tài)方程，依次由現(xiàn)態(tài)得到下一狀態(tài)，列出狀態(tài)表如表5.12。（5）畫出狀態(tài)轉(zhuǎn)換圖。（Q2Q1）00→01→10→11→00。（6）結(jié)論。4進(jìn)制同步加法計數(shù)器，能夠自啟動。當(dāng)Q2Q1=11時有進(jìn)位Z=1。該電路還可以拓展，假設(shè)當(dāng)A=1時，該電路將變?yōu)闇p法計數(shù)器，讀者可以自行驗證。5.4.2

集成同步二進(jìn)制計數(shù)器舉例集成計數(shù)器種類很多，為了使用和擴(kuò)展功能的方便，將二進(jìn)制同步加法計數(shù)器增加了一些如置數(shù)、保持等輔助功能便構(gòu)成集成4位二進(jìn)制同步加法計數(shù)器。這里介紹常用的4位二進(jìn)制同步加法計數(shù)器74161，如圖5.32所示。圖5.3274161的邏輯符號和引腳圖由功能表5.13可知，74161具有以下功能：（1）異步清零。當(dāng)RD=0時，不管其他輸入端的狀態(tài)如何，不論有無時鐘脈沖CP，計數(shù)器輸出將被直接置零（Q3Q2QlQ0=0000），稱為異步清零。（2）同步并行預(yù)置數(shù)。當(dāng)RD=1、LD=0時，在輸入時鐘脈沖CP上升沿的作用下，并行輸入端的數(shù)據(jù)D3D2D1D0被置入計數(shù)器的輸出端，即Q3Q2QlQ0=D3D2D1D0。由于這個操作要與CP上升沿同步，所以稱為同步預(yù)置數(shù)。（3）計數(shù)。當(dāng)RD=LD=EP=ET=1時，在CP端輸入計數(shù)脈沖，計數(shù)器進(jìn)行二進(jìn)制加法計數(shù)。（4）保持。當(dāng)RD=LD=1，且=0，即兩個使能端中有0時，則計數(shù)器保持原來的狀態(tài)不變。這時，如EP=0、ET=1，則進(jìn)位輸出信號RCO保持不變；如ET=0則不管EP狀態(tài)如何，進(jìn)位輸出信號RCO為低電平0。表5.1374161的功能表清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入輸出工作模式RDLDEP

ETCPD3

D2

D1

D0Q3

Q2

Q1

Q001111×0111×

××

×0××

011×↑××↑×

×

×

×d3

d2

d1

d0×

×

×

××

×

×

××

×

×

×0000d3

d2

d1

d0保

持保

持計

數(shù)異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)常用的同步4位二進(jìn)制加法計數(shù)器還有74163，功能與74161類似，其特點是采用同步清零，這個操作要與下個CP上升沿同步，所以稱為同步清零。其他常用的一些集成計數(shù)器見表5.14。讀者在今后需要應(yīng)用時可以舉一反三，或查閱手冊加以選擇。表5.14

幾種常見集成計數(shù)器CP脈沖

計數(shù)方式型號計數(shù)模式清零方式預(yù)置數(shù)方式同步741614位二進(jìn)制加法異步（低電平）同步74HC1614位二進(jìn)制加法異步（低電平）同步741634位二進(jìn)制加法同步（低電平）同步74LS192雙時鐘4位十進(jìn)制可逆異步（低電平）異步74LS193雙時鐘4位二進(jìn)制可逆異步（高電平）異步74160十進(jìn)制加法異步（低電平）同步74LS190單時鐘十進(jìn)制可逆無異步異步74LS293雙時鐘4位二進(jìn)制加法異步無74LS290二—五—十進(jìn)制加法異步異步5.5任意進(jìn)制計數(shù)器從市場化考慮，目前常見的計數(shù)器芯片在計數(shù)進(jìn)制上只生產(chǎn)應(yīng)用較廣的幾種類型，如十進(jìn)制、十六進(jìn)制、十二位二進(jìn)制、十四位二進(jìn)制等。在需要其他任意一種進(jìn)制的計數(shù)器時，一般只能利用已有的集成計數(shù)器產(chǎn)品通過外電路的不同連接方式得到。所謂任意進(jìn)制的計數(shù)器就是指N進(jìn)制計數(shù)器，即來N個計數(shù)脈沖，計數(shù)器狀態(tài)歸零重復(fù)一次。構(gòu)成N進(jìn)制計數(shù)器基本設(shè)計思路是：利用模數(shù)為M的集成計數(shù)器的清零控制端或者置數(shù)控制端，在N進(jìn)制計數(shù)器的順序計數(shù)過程中，若設(shè)法使之跳越M-N個狀態(tài)，就可以得到N進(jìn)制計數(shù)器。實現(xiàn)跳越的方法有清零法（或稱復(fù)位法）和置數(shù)法（或稱置位法）兩種。這里只介紹清零法（或稱復(fù)位法），適用于有清零輸入端的計數(shù)器。集成計數(shù)器一般都設(shè)置有清零輸入端和置數(shù)輸入端，而且無論是清零還是置數(shù)都有同步和異步之分，有的則采用異步方式——通過時鐘觸發(fā)器異步輸入端實現(xiàn)清零或置數(shù)，而與CP信號無關(guān)。有的集成計數(shù)器采用同步方式——當(dāng)下一個CP觸發(fā)沿到來時才能完成清零或置數(shù)任務(wù)；在作過具體介紹的集成計數(shù)器中，通過其功能表可以容易地鑒別其清零和置數(shù)方式。假定已有的是M進(jìn)制計數(shù)器，而需要得到N進(jìn)制計數(shù)器。首先考慮當(dāng)N<M時的情況。5.5.1

用異步清零端構(gòu)成N進(jìn)制計數(shù)器異步清零法適用于具有異步清零端的集成計數(shù)器，如74290、74160等。當(dāng)集成M進(jìn)制計數(shù)器從狀態(tài)S0開始計數(shù)時，若輸入的計數(shù)脈沖輸入N個脈沖后，M進(jìn)制集成計數(shù)器處于SN狀態(tài)。如果利用SN狀態(tài)產(chǎn)生一個清零信號，加到清零輸入端，則使計數(shù)器回到狀態(tài)S0，如圖5.33所示，這樣就跳過了（M-N）個狀態(tài)，實現(xiàn)了模數(shù)為M的N進(jìn)制計數(shù)器。這一過程中SN狀態(tài)只是過渡狀態(tài)，持續(xù)時間很短。利用具有異步清零端的集成M進(jìn)制計數(shù)器來設(shè)計N進(jìn)制計數(shù)器的設(shè)計步驟為：（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求出清零信號RD，即求出加在異步清零端信號的邏輯表達(dá)式。（3）畫出計數(shù)器電路圖。圖5.33

異步清零法示意圖【例5.7】試用74LS161設(shè)計12進(jìn)制計數(shù)器（異步清零法）。解：74LS161為4位二進(jìn)制同步加法計數(shù)器，具有異步清零端。（1）寫出狀態(tài)SN的二進(jìn)制代碼：SN=S12=1100。（2）求出清零信號RD。由題意知，當(dāng)Q3Q2Q1Q0=1100時，用于實現(xiàn)反饋的與非門將輸出低電平，計數(shù)器清“0”。所以，1100這個狀態(tài)并不能持久，即當(dāng)Q3Q2Q1Q0=1100時，RD=0。所以有。這里RD端是異步清零，它的優(yōu)先級高，與非門輸出的低電平即刻產(chǎn)生清零，然后進(jìn)入0000狀態(tài)。（3）畫出計數(shù)器電路如圖5.34所示。圖5.34

異步清零法構(gòu)成12進(jìn)制計數(shù)器【例5.8】試用74LS290設(shè)計七進(jìn)制計數(shù)器（異步清零法）。解：按照同樣的方法，可以組成如圖5.35所示的用集成計數(shù)器74290和與門構(gòu)成的七進(jìn)制計數(shù)器。清零信號，當(dāng)?shù)?個脈沖到來時，清零端得到有效高電平，計數(shù)器反饋清零，0111只是短暫的過渡狀態(tài)。圖5.35

異步清零法組成七進(jìn)制計數(shù)器5.5.2

用同步置數(shù)端構(gòu)成N進(jìn)制計數(shù)器置數(shù)法與清零法不同，它是利用集成M進(jìn)制計數(shù)器的同步置數(shù)控制端LD的作用，預(yù)置數(shù)的數(shù)據(jù)輸入端D0~D3均設(shè)置為0來實現(xiàn)的。適用于具有同步預(yù)置端的集成計數(shù)器。具體方法是，當(dāng)集成M進(jìn)制計數(shù)器從狀態(tài)S0開始計數(shù)時，若輸入的CP計數(shù)脈沖輸入了N-1個脈沖后，M進(jìn)制集成計數(shù)器處于SN-1狀態(tài)。如果利用SN-1狀態(tài)產(chǎn)生一個置數(shù)控制信號，加到置數(shù)控制端，當(dāng)下個CP計數(shù)脈沖到來時，則使計數(shù)器回到狀態(tài)S0，即S0=Q3Q2Q1Q0=D3D2D1D0=0000，這就跳過了（M-N）個狀態(tài)，故實現(xiàn)了模值數(shù)為M的M進(jìn)制計數(shù)器?！纠?.9】試?yán)?4LS161的置數(shù)控制端設(shè)計一個六進(jìn)制計數(shù)器（采用同步置數(shù)法）。解：（1）采用同步置數(shù)法。令狀態(tài)S0=0000，D3~D0均接0。（2）寫出狀態(tài)SN-1的二進(jìn)制代碼：SN-1=S6-1=S5=0101。（3）求出置數(shù)信號：，如圖5.36所示。（a）（b）圖5.36

同步置數(shù)法構(gòu)成六進(jìn)制計數(shù)器5.5.3

多片集成計數(shù)器級聯(lián)實現(xiàn)大容量N進(jìn)制計數(shù)器上面所介紹的用M進(jìn)制計數(shù)器實現(xiàn)N進(jìn)制計數(shù)器的方法均是針對N<M的N進(jìn)制計數(shù)器。如果需要設(shè)計N>M的N進(jìn)制計數(shù)器，則需要利用多片集成計數(shù)器進(jìn)行容量的擴(kuò)展。主要使用兩種方法：

1．分解法若N可以分解為兩個小于N的因數(shù)相乘，即N=N1×N2，則可采用串行進(jìn)位方式或并行進(jìn)位方式將一個N1進(jìn)制計數(shù)器和一個N2進(jìn)制計數(shù)器連接起來，構(gòu)成N進(jìn)制計數(shù)器。

2．整體置零方式整體置零方式，其原理與M>N時的反饋清零法類似。首先將兩片N進(jìn)制計數(shù)器按最簡單的方式接成一個大于M進(jìn)制的計數(shù)器（例如常用N1×N2=100進(jìn)制），然后在計數(shù)器計為M狀態(tài)時通過門電路譯出異步置零信號RD=0，將兩片計數(shù)器同時置零。級聯(lián)方式一般有兩種：在串行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高位片的時鐘輸入信號。在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高位片的工作狀態(tài)控制信號（計數(shù)的使能信號），兩片的CP輸入端同時接計數(shù)輸入信號。如果集成計數(shù)器沒有進(jìn)位/借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進(jìn)位/借位?！纠?.10】數(shù)字鐘表中的分、秒計數(shù)都是60進(jìn)制，試用兩片74290計數(shù)器芯片聯(lián)成60進(jìn)制計數(shù)器。解：采用分解法，60進(jìn)制寫為M=60=6×10。60進(jìn)制計數(shù)器由兩片74290組成，個位（1）接為十進(jìn)制，十位（2）接為六進(jìn)制。集成計數(shù)器沒有進(jìn)位/借位輸出端，根據(jù)具體情況，用計數(shù)器的輸出信號Q3產(chǎn)生一個進(jìn)位。本電路的聯(lián)接如圖5.37所示。個位的最高位Q3聯(lián)到十位的CP1端。圖5.37

例5.10的邏輯電路圖用兩片二—五—十進(jìn)制異步加法計數(shù)器74290采用串行進(jìn)位級聯(lián)方式組成的二位8421BCD碼十進(jìn)制加法計數(shù)器如圖5.38所示，模為10×10=100。圖5.3874290異步級聯(lián)組成100進(jìn)制計數(shù)器【例5.11】用74290組成48進(jìn)制計數(shù)器。解：因為N=48，而74290為M=10的十進(jìn)制計數(shù)器，所以要用兩片74290構(gòu)成此計數(shù)器。方法：采用整體置零方式，先將兩個芯片采用串行進(jìn)位連接方式連接成100進(jìn)制計數(shù)器，然后借助74290的異步清零功能，在輸入第48個計數(shù)脈沖后，計數(shù)器輸出狀態(tài)為01001000時，高位片（2）的Q2和低位片（1）的Q3同時為1，使與非門輸出0，加到兩個芯片異步清零端上，使計數(shù)器立即返回00000000狀態(tài)，這樣，就組成了48進(jìn)制計數(shù)器。狀態(tài)01001000僅在極短的瞬間出現(xiàn)，為過渡狀態(tài)，無影響。本例整個計數(shù)器電路如圖5.39所示。要說明的是本例用分解法也可以做。圖5.3948進(jìn)制計數(shù)器

圖5.40是用兩片4位二進(jìn)制加法計數(shù)器74161采用同步級聯(lián)方式構(gòu)成的8位二進(jìn)制同步加法計數(shù)器，模為16×16=256。圖5.40

兩片4位二進(jìn)制計數(shù)器74161構(gòu)成256進(jìn)制計數(shù)器【例5.12】試用兩片同步十進(jìn)制計數(shù)器74161接成50進(jìn)制計數(shù)器。解：先將兩片二進(jìn)制計數(shù)器74161級聯(lián)組成的256進(jìn)制計數(shù)器，再加上相應(yīng)的反饋門電路。十進(jìn)制數(shù)50對應(yīng)的二進(jìn)制數(shù)為00110010。當(dāng)計數(shù)到50時，計數(shù)器的狀態(tài)Q7～Q0=00110010時，反饋歸零函數(shù)為，故此時與非門將輸出低電平，使兩片74161同時被清零，實現(xiàn)了50進(jìn)制計數(shù)，見圖5.41。圖5.4174161級聯(lián)組成50進(jìn)制計數(shù)器【例5.13】某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。解：計數(shù)器應(yīng)用廣泛，還可以用作分頻器。此題因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將4片74161級聯(lián)，從高位片（4）的Q2輸出即可，其邏輯電路如圖5.42所示。圖5.42

例5.13的計數(shù)器分頻電路接法5.6寄存器在數(shù)字電路中，常常需要將一些數(shù)碼、指令或運(yùn)算結(jié)果暫時存放起來，這些暫時存放數(shù)碼或指令的部件就是寄存器。在計算機(jī)的CPU內(nèi)部有許多數(shù)碼寄存器，它們作為存放數(shù)據(jù)的緩沖單元，大大提高了CPU的工作效率。由于寄存器具有清除數(shù)碼、接收數(shù)碼、存放數(shù)碼和傳送數(shù)碼的功能，因此，它必須具有記憶功能，所以寄存器都是由觸發(fā)器和門電路組成的。一個觸發(fā)器只能寄存一位二進(jìn)制數(shù)，要存多位數(shù)時，就得用多個觸發(fā)器。常用的有4位、8位、16位等寄存器。寄存器存放數(shù)碼的方式有并行和串行兩種。并行方式就是數(shù)碼各位從各對應(yīng)位輸入端同時輸入到寄存器中；串行方式就是數(shù)碼從一個輸入端逐位輸入到寄存器中。從寄存器取出數(shù)碼的方式也有并行和串行兩種。在并行方式中，被取出的數(shù)碼各位在對應(yīng)于各位的輸出端上同時出現(xiàn)；在串行方式中，被取出的數(shù)碼在一個輸出端逐位出現(xiàn)。寄存器常分為數(shù)碼寄存器和移位寄存器兩種，其區(qū)別在于有無移位的功能。5.6.1

數(shù)碼寄存器

圖5.43（a）所示是由D觸發(fā)器組成的4位集成寄存器74LSl75的邏輯電路圖，其引腳圖如圖5.43（b）所示。其中，D0～D3是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端，Q0～Q3是并行數(shù)據(jù)輸出端，～是反碼數(shù)據(jù)輸出端。RD是異步清零控制端。該電路結(jié)構(gòu)簡單，各觸發(fā)器的次態(tài)方程為該電路的數(shù)碼接收過程為：將需要存儲的4位二進(jìn)制數(shù)碼送到數(shù)據(jù)輸入端D0～D3，在CP端送一個時鐘脈沖，脈沖上升沿作用后，4位數(shù)碼并行地出現(xiàn)在4個觸發(fā)器Q端。設(shè)輸入的二進(jìn)制數(shù)為“1011”。CP過后，D0～D3進(jìn)入觸發(fā)器組，Q0～Q3將變?yōu)?011。在往寄存器中寄存數(shù)據(jù)或代碼之前，必須先將寄存器清零。

74LS175的功能見表5.15。（a）邏輯圖（b）引腳排列圖5.434位集成寄存器74LSl75表5.1574LS175的功能表清零時鐘輸入輸出工作狀態(tài)RDCPD0D1

D2D3Q0

Q1

Q2

Q30111×↑10×

×

×

×D0

D1

D2

D3×

×

×

××

×

×

×0000D0

D1

D2

D3保

持保

持異步清零數(shù)碼寄存數(shù)據(jù)保持?jǐn)?shù)據(jù)保持5.6.2

移位寄存器在計算機(jī)中，常常要求寄存器有“移位”功能。所謂移位，就是每當(dāng)一個移位正脈沖（時鐘脈沖）到來時，觸發(fā)器組的狀態(tài)便向右或向左移一位，也就是指寄存的數(shù)碼可以在移位脈沖的控制下依次進(jìn)行移位。例如，在進(jìn)行乘法運(yùn)算時，要求將部分積右移；將并行傳遞的數(shù)據(jù)轉(zhuǎn)換成串行傳送的數(shù)據(jù)，以及將串行傳遞的數(shù)據(jù)轉(zhuǎn)換成并行傳送的數(shù)據(jù)的過程中，也需要“移位”。具有移位功能的寄存器稱為移位寄存器。據(jù)數(shù)碼的移位方向可分為左移寄存器和右移寄存器。按功能又分為單向移位和雙向移位。移位寄存器的每一位也是由觸發(fā)器組成的，但由于它需要有移位功能，所以每位觸發(fā)器的輸出端與下一位觸發(fā)器的數(shù)據(jù)輸入端相連接，所有觸發(fā)器公用一個時鐘脈沖CP，使它們同步工作。一般規(guī)定右移是向由低位向高位移，左移是由高位向低位移，而不管看上去的方向如何。例如一個移位寄存器中的數(shù)碼是1001，移動情況見表5.16。表5.16

移位方向低位高位原數(shù)據(jù)1001右移：串入

×001

1串出左移：串出1

100×

串入1．單向右移寄存器由D觸發(fā)器組成的4位右移寄存器見圖5.44，根據(jù)邏輯圖列出如下方程：時鐘方程：驅(qū)動方程：狀態(tài)方程：圖5.44D觸發(fā)器組成的4位右移寄存器依據(jù)狀態(tài)方程進(jìn)行工作分析：設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI=D3D2D1D0=1011，從高位（D3）到低位依次輸入。由于從CP上升沿開始到輸出新狀態(tài)的建立需要經(jīng)過一段傳輸延遲時間，所以當(dāng)CP上升沿同時作用于所有觸發(fā)器時，它們輸入端的狀態(tài)都未改變。于是，F(xiàn)F1按Q0原來的狀態(tài)翻轉(zhuǎn)，F(xiàn)F2按Q1原來的狀態(tài)翻轉(zhuǎn)，F(xiàn)F3按Q2原來的狀態(tài)翻轉(zhuǎn)，同時，輸入端的串行代碼DI存入FF0，總的效果是寄存器的代碼依次右移一位。在4個移位脈沖作用后，輸入的4位串行數(shù)碼1011全部存入了寄存器中。電路的狀態(tài)表如表5.17所示，時序圖如圖5.45所示。表5.17

右移寄存器的狀態(tài)表移位脈沖輸入數(shù)碼輸

出CPDIQ0

Q1

Q2

Q301234101100001000010010101101圖5.45

圖5.44電路的時序圖2．移位寄存器型計數(shù)器如果把移位寄存器的輸出，以一定方式饋送到串行輸入端，則可得到一些電路連接十分簡單、編碼別具特色、用途極為廣泛的移位寄存器型計數(shù)器。移位寄存器型計數(shù)器簡稱移存型計數(shù)器。它是由單向移存器構(gòu)成的同步式計數(shù)器，主要有環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。環(huán)形計數(shù)器電路的結(jié)構(gòu)特點為，即將觸發(fā)器FFn-1的輸出接到FF0的輸入端D0。

如圖5.46所示是一個n=4的環(huán)形計數(shù)器。取D0=Q3，即將FF3的輸出Q3接到FF0的輸入端D0。由于這樣連接以后，觸發(fā)器構(gòu)成了環(huán)形，故名環(huán)形計數(shù)器，實際上它就是一個自循環(huán)的移位寄存器。

由圖5.47狀態(tài)圖知，這種電路在輸入計數(shù)脈沖CP操作下，可以循環(huán)移位一個1，也可以循環(huán)移位一個0。如果選用循環(huán)移位一個1，則有效狀態(tài)將是1000、0100、00l0、0001。工作時，應(yīng)先用啟動脈沖將計數(shù)器置入有效狀態(tài)，例如1000，然后加上CP。取由1000、0100、0010和0001所組成的狀態(tài)循環(huán)為所需要的有效循環(huán)，同時還存在著其他幾種無效循環(huán)?？梢?，一旦脫離有效循環(huán)之后，電路將不會自動返回有效循環(huán)中去，所以此種環(huán)形計數(shù)器時不能自啟動的。為確保它能正常工作，必須首先通過串行輸入端或并行輸入端將電路置成有效循環(huán)中的某個狀態(tài)，然后再開始計數(shù)。圖5.46