組合邏輯電路-加法器（電子技術(shù)課件）_第1頁
組合邏輯電路-加法器（電子技術(shù)課件）_第2頁
組合邏輯電路-加法器（電子技術(shù)課件）_第3頁
組合邏輯電路-加法器（電子技術(shù)課件）_第4頁
組合邏輯電路-加法器（電子技術(shù)課件）_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

任務(wù)一：加法器在兩個1位二進(jìn)制數(shù)相加時，不考慮低位來的進(jìn)位的相加

---半加在兩個二進(jìn)制數(shù)相加時，考慮低位進(jìn)位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1、半加器和全加器兩個4位二進(jìn)制數(shù)相加:任務(wù)一：加法器（1）1位半加器（HalfAdder）不考慮低位進(jìn)位，將兩個1位二進(jìn)制數(shù)A、B相加的器件。

半加器的真值表

邏輯表達(dá)式1000C011110101000SBA

半加器的真值表BABAS+=如用與非門實(shí)現(xiàn)最少要幾個門?C=AB

邏輯圖任務(wù)一：加法器（2）全加器（FullAdder）1110100110010100全加器真值表

全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。111011101001110010100000CSCBA任務(wù)一：加法器

于是可得全加器的邏輯表達(dá)式為任務(wù)一：加法器加法器的應(yīng)用1110100110010100全加器真值表111011101001110010100000CSCBAABC有奇數(shù)個1時S為1；ABC有偶數(shù)個1和全為0時S為0。-----用全加器組成三位二進(jìn)制代碼奇偶校驗(yàn)器任務(wù)一：加法器（1）串行進(jìn)位加法器如何用1位全加器實(shí)現(xiàn)兩個四位二進(jìn)制數(shù)相加？

A3A2A1A0+B3B2B1B0=?低位的進(jìn)位信號送給鄰近高位作為輸入信號，采用串行進(jìn)位加法器運(yùn)算速度不高。2、多位數(shù)加法器0任務(wù)一：加法器

74HC283邏輯框圖

74HC283引腳圖超前進(jìn)位集成4位加法器74LS283任務(wù)一：加法器74HC283邏輯框圖任務(wù)一：加法器3.超前進(jìn)位加法器74LS283的應(yīng)用例1.用兩片74LS283構(gòu)成一個8位二進(jìn)制數(shù)加法器。在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。任務(wù)一：加法器8421碼輸入余3碼輸出1100例.用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論