電子測(cè)量與儀器第九章數(shù)據(jù)域測(cè)量邏輯分析儀

第九章數(shù)據(jù)域丈量—邏輯分析儀9.1數(shù)字系統(tǒng)測(cè)試的根本原理9.2邏輯分析儀9.3可測(cè)性設(shè)計(jì)9.4數(shù)據(jù)域測(cè)試的運(yùn)用儀器科學(xué)與工程系9.1數(shù)字系統(tǒng)測(cè)試的根本原理一、數(shù)據(jù)域測(cè)試/數(shù)字系統(tǒng)測(cè)試的特點(diǎn)在現(xiàn)代數(shù)字電路和系統(tǒng)中，對(duì)其數(shù)據(jù)信息的測(cè)試技術(shù)就稱為數(shù)據(jù)域測(cè)試。它具有以下特點(diǎn)：呼應(yīng)和鼓勵(lì)間不是線性關(guān)系從外部有限測(cè)試點(diǎn)和結(jié)果推斷內(nèi)部過(guò)程或形狀微機(jī)化數(shù)字系統(tǒng)的軟件導(dǎo)致異常輸出系統(tǒng)內(nèi)部事件普通不會(huì)立刻在輸出端表現(xiàn)缺點(diǎn)不易捕獲和識(shí)別給測(cè)試帶來(lái)困難二、相關(guān)術(shù)語(yǔ)◆缺點(diǎn)偵查/檢測(cè)(FaultDetection)：判別被測(cè)電路中能否存在缺點(diǎn)◆缺點(diǎn)定位：查明缺點(diǎn)緣由、性質(zhì)和產(chǎn)生的位置◆以上合稱缺點(diǎn)診斷，簡(jiǎn)稱診斷◆缺陷(Defect)：物質(zhì)上的不完善性?！羰?Failure)：缺陷導(dǎo)致電路產(chǎn)生錯(cuò)誤的運(yùn)作◆缺點(diǎn)(Fault)：缺陷引起的電路異常，缺陷的邏輯表現(xiàn)缺陷和缺點(diǎn)非一一對(duì)應(yīng)，有時(shí)一個(gè)缺陷可等效于多個(gè)缺點(diǎn)◆出錯(cuò)/錯(cuò)誤(Error)：缺點(diǎn)導(dǎo)致的輸出不正?！粽嫠贉y(cè)試〔AT-SpeedTesting)：在功能性操作頻率下的測(cè)試◆參數(shù)測(cè)試和邏輯測(cè)試：交直流參數(shù)和器件的邏輯功能測(cè)試◆測(cè)試主輸入(PrimaryInput)：可由測(cè)試器直接驅(qū)動(dòng)的輸入◆測(cè)試主輸出(PrimaryOutput)：可由測(cè)試器直接檢測(cè)的輸出◆測(cè)試圖形/款式〔TestPattern〕：為獲得缺點(diǎn)而施加的數(shù)據(jù)◆測(cè)試矢量〔TestVectors〕：也稱測(cè)試圖形◆測(cè)試生成：經(jīng)過(guò)一定算法或工具，獲得電路測(cè)試矢量的過(guò)程◆缺點(diǎn)覆蓋率：測(cè)試集所偵查的缺點(diǎn)數(shù)與電路總?cè)秉c(diǎn)數(shù)之比三、缺點(diǎn)模型固定型缺點(diǎn)(StuckFault)：某一根信號(hào)線不可控，固定在某一邏輯值上。固定1缺點(diǎn)(stuck-at-1)，s-at-1固定0缺點(diǎn)(stuck-at-0)，s-at-0橋接缺點(diǎn)(BridgeFaults)：兩根或多根信號(hào)線間的短接輸入端間橋接缺點(diǎn)反響式橋接缺點(diǎn)，即輸入與輸出短接缺點(diǎn)。橋接缺點(diǎn)會(huì)改動(dòng)電路拓樸構(gòu)造，使得診斷更加困難。延遲缺點(diǎn)(DelayFaults)：電路延遲超越允許值而引起的缺點(diǎn)。時(shí)延測(cè)實(shí)驗(yàn)證電路中任何通路的傳輸延遲不超越系統(tǒng)時(shí)鐘周期。暫態(tài)缺點(diǎn)(TemporaryFaults)：缺點(diǎn)是非固定的。類型：瞬態(tài)缺點(diǎn)和間歇性缺點(diǎn)瞬態(tài)缺點(diǎn)：電源干擾和α粒子輻射等緣由呵斥間歇性缺點(diǎn)：元件參數(shù)變化、接插件不可靠等呵斥四、測(cè)試方法〔略〕組合電路測(cè)試：敏化通路法，D算法，布爾差分法時(shí)序電路測(cè)試：迭接陣列，測(cè)試時(shí)序數(shù)字系統(tǒng)測(cè)試：隨機(jī)測(cè)試，窮舉測(cè)試五、數(shù)據(jù)域測(cè)試系統(tǒng)的組成(1)數(shù)字信號(hào)源(2)邏輯分析(3)特征分析◆作用和功能為數(shù)字系統(tǒng)的功能測(cè)試和參數(shù)測(cè)試提供輸入鼓勵(lì)信號(hào)產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的恣意波形產(chǎn)生可由選通訊號(hào)和時(shí)鐘信號(hào)控制的預(yù)先規(guī)定的數(shù)據(jù)流(1)數(shù)字信號(hào)源◆構(gòu)造組成◆采用VCO產(chǎn)生內(nèi)部時(shí)鐘,或PLL產(chǎn)生高精度的時(shí)鐘.外部時(shí)鐘◆時(shí)鐘分別電路提供多個(gè)不同時(shí)鐘,供不同電路模塊串并轉(zhuǎn)換，同步，電平調(diào)理◆序列存儲(chǔ)器在初始化期間寫(xiě)入了每個(gè)通道的數(shù)據(jù)，數(shù)據(jù)存儲(chǔ)器的地址由地址計(jì)數(shù)器提供。在測(cè)試過(guò)程中，在每一個(gè)作用時(shí)鐘沿上，計(jì)數(shù)器將地址加1◆多路器可將多個(gè)并行輸入位轉(zhuǎn)換成串行數(shù)據(jù)流。對(duì)于低速的數(shù)字信號(hào)源，多路器可以不要，從數(shù)據(jù)的每個(gè)數(shù)輸出可直接產(chǎn)生一個(gè)串行數(shù)據(jù)流◆格式化器將數(shù)據(jù)流與時(shí)鐘同步◆格式化器的輸出直接驅(qū)動(dòng)輸出放大器，放大器的輸出電平可編程◆數(shù)據(jù)的產(chǎn)生(2)邏輯分析◆邏輯分析用于測(cè)試和分析多個(gè)信號(hào)之間的邏輯關(guān)系及時(shí)間關(guān)系◆邏輯分析儀的特點(diǎn)通道數(shù)多存儲(chǔ)容量大可以多通道信號(hào)邏輯組合觸發(fā)數(shù)據(jù)處置顯示功能強(qiáng)(3)特征分析◆采用特征分析技術(shù)的必要性對(duì)各節(jié)點(diǎn)逐一地測(cè)試與分析使測(cè)試本錢(qián)巨增受封裝的限制，從多節(jié)點(diǎn)察看測(cè)試呼應(yīng)遭到限制內(nèi)測(cè)試的需求◆特征分析技術(shù):從被測(cè)電路的測(cè)試呼應(yīng)中提取出“特征〞〔Signature〕，經(jīng)過(guò)對(duì)無(wú)缺點(diǎn)特征和實(shí)踐特征的比較進(jìn)展缺點(diǎn)的偵查和定位◆特征分析的實(shí)現(xiàn)——線性反響移位存放器(LFSR)hi=1，表示接通反響線；hi=0，表示斷開(kāi)反響線反響系數(shù)hi在二元域上定義的多項(xiàng)式h(x)=xn+h1xn－1+…+hn-1x+1稱為該線性反響移位存放器的特征多項(xiàng)式單輸入特征分析器任務(wù)原理：用一個(gè)知的進(jìn)制序列去除被檢驗(yàn)的二進(jìn)制序列M，所得到的余數(shù)即為特征。特征分析過(guò)程對(duì)應(yīng)為二元域上的多項(xiàng)式除法。被除數(shù)為被測(cè)的輸入呼應(yīng)序列，除數(shù)為反響移位存放器的特征多項(xiàng)式。相除后，商對(duì)應(yīng)線性反響移位存放器的輸出位流，余數(shù)為測(cè)試呼應(yīng)的特征。特征分析技術(shù)具有很高的檢錯(cuò)率當(dāng)測(cè)試序列足夠長(zhǎng)時(shí)，特征分析的缺點(diǎn)偵出率不低于，m為用作特征分析的LFSR的長(zhǎng)度。當(dāng)m=16時(shí)，缺點(diǎn)偵出率高達(dá)99.998%由LFSR構(gòu)成的多輸入特征分析器(MISR)基于特征分析的數(shù)字系統(tǒng)缺點(diǎn)診斷原理被測(cè)電路的無(wú)缺點(diǎn)特征或某種缺點(diǎn)下的特征可經(jīng)過(guò)電路的邏輯模擬或缺點(diǎn)模擬獲得。經(jīng)過(guò)事前的模擬建立好特征-缺點(diǎn)字典，便可用于缺點(diǎn)診斷。9.2邏輯分析儀主要內(nèi)容:一、邏輯分析儀的特點(diǎn)與分類二、邏輯分析儀的根本組成原理三、邏輯分析儀的觸發(fā)方式四、邏輯分析儀的顯示方式五、邏輯分析儀的技術(shù)目的與開(kāi)展趨勢(shì)六、邏輯分析儀的運(yùn)用一、邏輯分析儀的特點(diǎn)與分類輸入通道多數(shù)據(jù)捕獲才干強(qiáng),具有多種靈敏的觸發(fā)方式具有較大的存儲(chǔ)深度,可以察看單次或非周期信號(hào)顯示方式豐富可以檢測(cè)毛刺◆特點(diǎn)◆分類按任務(wù)特點(diǎn)分類:(1)邏輯形狀分析儀(2)邏輯定時(shí)分析儀按構(gòu)造特點(diǎn)分類:(1)臺(tái)式邏輯分析儀(2)便攜式邏輯分析儀(3)外接式邏輯分析儀(4)卡式邏輯分析儀臺(tái)式邏輯分析儀卡式邏輯分析儀便攜式邏輯分析儀外接式邏輯分析儀二、邏輯分析儀的組成原理信號(hào)輸入信號(hào)外時(shí)鐘采樣數(shù)據(jù)存儲(chǔ)時(shí)鐘選擇內(nèi)時(shí)鐘觸發(fā)產(chǎn)生顯示控制CRT數(shù)據(jù)捕獲數(shù)據(jù)顯示邏輯分析儀原理構(gòu)造門(mén)限電平設(shè)定邏輯分析儀的組成主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分.采樣是經(jīng)過(guò)比較器來(lái)完成的！三、邏輯分析儀的觸發(fā)方式◆幾個(gè)概念通道1通道8100….1100….1000….1000….0采樣時(shí)鐘000….0000….0100….0100….1100….0100….0采樣數(shù)據(jù)數(shù)據(jù)流數(shù)據(jù)流：邏輯分析儀對(duì)被測(cè)信號(hào)延續(xù)采樣獲得的一序列數(shù)據(jù)。觸發(fā)：由一個(gè)事件來(lái)控制數(shù)據(jù)獲取，即選擇察看窗口的位置。跟蹤：采集并顯示數(shù)據(jù)的一次過(guò)程稱為一次跟蹤。觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開(kāi)場(chǎng)察看窗口寬度：邏輯分析儀存儲(chǔ)深度◆觸發(fā)方式(1)組合觸發(fā)：多通道信號(hào)的組協(xié)作為觸發(fā)條件，即數(shù)據(jù)字觸發(fā)。每個(gè)通道的觸發(fā)條件可為：“1〞“0〞“x〞如：8個(gè)通道的組合觸發(fā)條件設(shè)為：“011010X1〞那么：該8個(gè)通道中出現(xiàn)數(shù)據(jù)：01101001或01101011時(shí)均觸發(fā)根本的觸發(fā)跟蹤方式：觸發(fā)起始跟蹤觸發(fā)終止跟蹤觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開(kāi)場(chǎng)觸發(fā)起始跟蹤觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤終了觸發(fā)終止跟蹤(2)延遲觸發(fā)觸發(fā)字?jǐn)?shù)據(jù)流數(shù)據(jù)窗口跟蹤開(kāi)場(chǎng)延遲數(shù)跟蹤終了數(shù)據(jù)流數(shù)據(jù)窗口觸發(fā)字延遲數(shù)觸發(fā)開(kāi)場(chǎng)跟蹤加延遲觸發(fā)終止跟蹤加延遲在數(shù)據(jù)流中搜索到觸發(fā)字時(shí)，并不立刻跟蹤，而是延遲一定數(shù)量的數(shù)據(jù)后才開(kāi)場(chǎng)或停頓存儲(chǔ)數(shù)據(jù)，它可以改動(dòng)觸發(fā)字與數(shù)據(jù)窗口的相對(duì)位置。(3)序列觸發(fā)導(dǎo)引條件使能第二級(jí)觸發(fā)第二級(jí)觸發(fā)字無(wú)效第二級(jí)觸發(fā)字有效第一級(jí)觸發(fā)B(導(dǎo)引條件)子程序C(觸發(fā)條件)主程序兩級(jí)序列觸發(fā)任務(wù)原理多個(gè)觸發(fā)字的序列作為觸發(fā)條件，當(dāng)數(shù)據(jù)流中按順序出現(xiàn)各個(gè)觸發(fā)字時(shí)才觸發(fā)。序列觸發(fā)常用于復(fù)雜分支子程序的跟蹤。(4)手動(dòng)觸發(fā)〔隨機(jī)觸發(fā)〕(5)限定觸發(fā)與門(mén)限定條件觸發(fā)識(shí)別數(shù)據(jù)流觸發(fā)信號(hào)限定條件觸發(fā)產(chǎn)生原理無(wú)條件的人工強(qiáng)迫觸發(fā)，因此察看窗口在數(shù)據(jù)流中的位置是隨機(jī)的。由于某些觸發(fā)條件出現(xiàn)太頻繁，為有選擇地捕獲特定數(shù)據(jù)，可給觸發(fā)條件加上些約束條件。附加的條件未出現(xiàn)，也不能觸發(fā)。四、邏輯分析儀的顯示方式每個(gè)通道的信號(hào)用一個(gè)偽方波顯示，多個(gè)通道同時(shí)顯示。(1)波形顯示(2)數(shù)據(jù)列表顯示將每個(gè)通道采集到的值組合成數(shù)據(jù)，按采樣順序顯示。8bit作為一個(gè)探頭(3)反匯編顯示地址〔HEX〕數(shù)據(jù)〔HEX〕操作碼操作數(shù)2000200320052006...21422006049723...LDLDSUBINC...HL，2042B，04AHL...將數(shù)據(jù)流按照被測(cè)CPU指令系統(tǒng)反匯編后顯示。(4)圖解顯示BCD數(shù)據(jù)序列的圖解顯示0510程序執(zhí)行的圖解顯示2000H20FFH主程序子程序循環(huán)程序圖解顯示將屏幕X，Y方向分別作為時(shí)間軸和數(shù)據(jù)軸進(jìn)展顯示的一種方式。它將要顯示的數(shù)據(jù)經(jīng)過(guò)D/A轉(zhuǎn)換器變?yōu)槟M量，按照存儲(chǔ)器中取出數(shù)據(jù)的先后順序?qū)⑥D(zhuǎn)換所得的模擬量顯示在屏幕上，構(gòu)成一個(gè)圖像的點(diǎn)陣。主要技術(shù)目的①定時(shí)分析最大速率。②形狀分析最大速率。③通道數(shù)。④存儲(chǔ)深度。⑤觸發(fā)方式。⑥輸入信號(hào)最小幅度。⑦輸入門(mén)限變化范圍。⑧毛刺捕捉才干。五、邏輯分析儀的技術(shù)目的及開(kāi)展趨勢(shì)開(kāi)展趨勢(shì)分析速率、通道數(shù)、存儲(chǔ)深度等技術(shù)目的也在不斷提高功能不斷加強(qiáng)。與時(shí)域測(cè)試儀器示波器的結(jié)合，提高混合信號(hào)分析才干向邏輯分析系統(tǒng)〔LogicAnalyzeSystem〕方向開(kāi)展。六、邏輯分析儀的運(yùn)用硬件測(cè)試及缺點(diǎn)診斷鼓勵(lì)信號(hào)被測(cè)電路邏輯分析儀例：ROM/ASIC的目的測(cè)試(最高任務(wù)頻率、壽命測(cè)試、高低溫測(cè)試)數(shù)據(jù)發(fā)生器ROM邏輯分析儀頻率計(jì)地址數(shù)據(jù)外時(shí)鐘ROM目的參數(shù)測(cè)試?yán)好绦盘?hào)的測(cè)試分頻電路74LSABCG/G2A/G2B邏輯分析儀〔a〕譯碼電路的測(cè)試〔b〕譯碼電路輸出定時(shí)圖邏輯定時(shí)分析儀測(cè)試譯碼電路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7實(shí)例：HB9402軟件測(cè)試與分析03CF042D03F2通路A通路B分支程序的跟蹤測(cè)試通路B觸發(fā)條件〔03F2〕通路A導(dǎo)引條件〔042D〕邏輯分析儀也可用于軟件的跟蹤調(diào)試，發(fā)現(xiàn)軟硬件缺點(diǎn)，而且經(jīng)過(guò)對(duì)軟件各模塊的監(jiān)測(cè)與效率分析還有助與軟件的改良。例1：80C51指令執(zhí)行信號(hào)時(shí)序測(cè)試?yán)?：分支程序跟蹤測(cè)試9.3可測(cè)性設(shè)計(jì)主要內(nèi)容:一、概述二、掃描設(shè)計(jì)技術(shù)三、內(nèi)建自測(cè)試技術(shù)〔簡(jiǎn)〕四、邊境掃描測(cè)試技術(shù)〔簡(jiǎn)〕◆可測(cè)性設(shè)計(jì)出現(xiàn)的背景：VLSI◆傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法的缺陷◆可測(cè)性設(shè)計(jì)---在系統(tǒng)的設(shè)計(jì)階段就同時(shí)思索測(cè)試的需求，以提高系統(tǒng)的可測(cè)試性◆可測(cè)性的量化----可測(cè)性測(cè)度可控性〔Controllability〕—對(duì)電路中各節(jié)點(diǎn)的邏輯值控制難易程度的度量可觀性(Observability)—對(duì)缺點(diǎn)信號(hào)進(jìn)展察看或丈量難易程度的度量一、概述◆可測(cè)性設(shè)計(jì)思索的主要問(wèn)題什么樣的構(gòu)造容易作缺點(diǎn)診斷什么樣的系統(tǒng)，測(cè)試時(shí)所用的測(cè)試矢量既數(shù)量少，產(chǎn)生起來(lái)又較方便測(cè)試點(diǎn)和鼓勵(lì)點(diǎn)設(shè)置在什么地方，設(shè)置多少，才干使測(cè)試比較方便而開(kāi)銷又比較少◆構(gòu)造可測(cè)性設(shè)計(jì)—從可測(cè)性的觀念對(duì)電路的構(gòu)造提出一定的規(guī)那么，根據(jù)可測(cè)性設(shè)計(jì)的普通規(guī)那么和根本方式來(lái)進(jìn)展電路的功能設(shè)計(jì)，使得設(shè)計(jì)的電路容易測(cè)試◆掃描通路法二、掃描設(shè)計(jì)技術(shù)◆根本原理---將一個(gè)集成電路內(nèi)一切形狀存儲(chǔ)器件串接起來(lái)，組成一個(gè)移位存放器，使得從外部能容易地控制并直接察看這些形狀存儲(chǔ)器件中的內(nèi)容◆同步時(shí)序電路的普通模型N—組合電路Yi—形狀存貯器件PO—主輸出PI—主輸入◆對(duì)形狀存儲(chǔ)器件的控制和觀測(cè)只能經(jīng)過(guò)組合電路間接進(jìn)展，使測(cè)試問(wèn)題復(fù)雜◆普通掃描通路設(shè)計(jì)掃描通路設(shè)計(jì)要保證各個(gè)時(shí)序元件可以同組合電路完全隔分開(kāi)來(lái)，以便時(shí)序元件的形狀可隨意設(shè)置，同時(shí)保證時(shí)序元件的輸入可察看.隔分開(kāi)關(guān)(添加)〔添加〕◆電平靈敏掃描設(shè)計(jì)◆電平靈敏的概念——一個(gè)邏輯系統(tǒng)，假設(shè)其穩(wěn)定形狀對(duì)任何輸入形狀改動(dòng)的呼應(yīng)與系統(tǒng)中電路的延遲無(wú)關(guān)，并且，假設(shè)有兩個(gè)以上輸入改動(dòng)，輸出呼應(yīng)與輸入改動(dòng)的先后順序也無(wú)關(guān)，系統(tǒng)的穩(wěn)定形狀只取決于各輸入變化的最終穩(wěn)定電平，那么稱這樣的邏輯系統(tǒng)為電平靈敏的◆電平靈敏設(shè)計(jì)的目的---保證電路中器件的延遲、上升和下降時(shí)間等參量對(duì)電路任務(wù)無(wú)影響◆電平靈敏設(shè)計(jì)的實(shí)現(xiàn)---時(shí)序邏輯中的根本存貯元件必需是電平靈敏的◆前者缺陷：切換開(kāi)關(guān)引入延時(shí)，切換時(shí)存在競(jìng)爭(zhēng)◆電平靈敏設(shè)計(jì)的關(guān)鍵元件—串行移位存放器串行移位存放器在時(shí)鐘CLK控制下任務(wù)，A=0orB=0，數(shù)據(jù)鎖存至輸出端。正常任務(wù)時(shí)，A=0，B=0，由CLK控制數(shù)據(jù)輸出掃描方式時(shí)：A=1，CLK=0，SD進(jìn)入L1；A=0，SD鎖存在輸出端；B=1，L1數(shù)據(jù)進(jìn)入L2；B=0，數(shù)據(jù)鎖存在L2.不允許A、B同時(shí)為1，防止數(shù)據(jù)同時(shí)進(jìn)入鎖存器。三、內(nèi)建自測(cè)試技術(shù)◆內(nèi)建自測(cè)試(BIST)的根本原理將測(cè)試作為系統(tǒng)的一個(gè)功能，做在系統(tǒng)中，使系統(tǒng)具有本人測(cè)試本人的才干。BIST經(jīng)過(guò)將測(cè)試鼓勵(lì)和對(duì)測(cè)試呼應(yīng)的分析集成在被測(cè)系統(tǒng)或芯片中實(shí)現(xiàn)◆BIST用于功能性測(cè)試BIST中通常運(yùn)用特征分析技術(shù)。測(cè)試終了后，經(jīng)過(guò)比較被測(cè)電路的實(shí)踐特征和無(wú)缺點(diǎn)電路特征，以決議被測(cè)電路能否存在缺點(diǎn)◆基于掃描的BIST---處理時(shí)序電路的內(nèi)建自測(cè)試兩種方式：每掃描一次測(cè)試的BIST每時(shí)鐘一次測(cè)試的BIST四、邊境掃描測(cè)試技術(shù)◆邊境掃描測(cè)試的根本思想在接近器件的每一輸入/輸出〔I/O〕引腳處添加一個(gè)移位存放器單元。在測(cè)試期間，這些存放器單元用于控制輸入引腳的形狀〔高或低〕，并讀出輸出引腳的形狀。在功能性操作期間，這些附加的移位存放器單元是“透明的〞，不影響電路的正常任務(wù)◆功能---不僅可以測(cè)試IC之間或PCB之間的銜接能否正確，還可測(cè)試芯片或PCB的邏輯功能◆移位存放器組成邊境掃描通路測(cè)試期間功能性操作邊境掃描規(guī)范，邊境掃描描畫(huà)言語(yǔ)9.4數(shù)據(jù)域測(cè)試的運(yùn)用一、誤碼率測(cè)試二、嵌入式系統(tǒng)測(cè)試一、誤碼率測(cè)試在數(shù)字通訊系統(tǒng)中，誤碼率是一個(gè)非常重要的目的?！粽`碼率概念誤碼率定義:二進(jìn)制比特流經(jīng)過(guò)系統(tǒng)傳輸后發(fā)生過(guò)失的概率。丈量方法：從系統(tǒng)的輸入端輸入某種方式的比特流，用輸出與輸入碼流比較，檢測(cè)出發(fā)生過(guò)失的位數(shù)，過(guò)失位數(shù)和傳輸?shù)目偽粩?shù)之比為誤碼率?！粽`碼測(cè)試原理誤碼儀由發(fā)送和接納兩部分組成，發(fā)送部分的測(cè)試圖形發(fā)生器產(chǎn)生一個(gè)知的測(cè)試數(shù)字序列，編碼后送入被測(cè)系統(tǒng)的輸入端，經(jīng)過(guò)被測(cè)系統(tǒng)傳輸后輸出，進(jìn)入接納部分解碼；接納部分的測(cè)試圖形發(fā)生器產(chǎn)生一樣的并且同步的數(shù)字序列，與接納到的信號(hào)進(jìn)展比較，假設(shè)不一致，便是誤碼；用計(jì)數(shù)器對(duì)誤碼進(jìn)展計(jì)數(shù)，然后記錄存儲(chǔ)，分析后顯示測(cè)試結(jié)果。〔1〕測(cè)試圖形發(fā)生器普通