電子測量與儀器第九章數(shù)據(jù)域測量邏輯分析儀

第九章數(shù)據(jù)域丈量—邏輯分析儀9.1數(shù)字系統(tǒng)測試的根本原理9.2邏輯分析儀9.3可測性設(shè)計9.4數(shù)據(jù)域測試的運用儀器科學(xué)與工程系9.1數(shù)字系統(tǒng)測試的根本原理一、數(shù)據(jù)域測試/數(shù)字系統(tǒng)測試的特點在現(xiàn)代數(shù)字電路和系統(tǒng)中，對其數(shù)據(jù)信息的測試技術(shù)就稱為數(shù)據(jù)域測試。它具有以下特點：呼應(yīng)和鼓勵間不是線性關(guān)系從外部有限測試點和結(jié)果推斷內(nèi)部過程或形狀微機化數(shù)字系統(tǒng)的軟件導(dǎo)致異常輸出系統(tǒng)內(nèi)部事件普通不會立刻在輸出端表現(xiàn)缺點不易捕獲和識別給測試帶來困難二、相關(guān)術(shù)語◆缺點偵查/檢測(FaultDetection)：判別被測電路中能否存在缺點◆缺點定位：查明缺點緣由、性質(zhì)和產(chǎn)生的位置◆以上合稱缺點診斷，簡稱診斷◆缺陷(Defect)：物質(zhì)上的不完善性。◆失效(Failure)：缺陷導(dǎo)致電路產(chǎn)生錯誤的運作◆缺點(Fault)：缺陷引起的電路異常，缺陷的邏輯表現(xiàn)缺陷和缺點非一一對應(yīng)，有時一個缺陷可等效于多個缺點◆出錯/錯誤(Error)：缺點導(dǎo)致的輸出不正?！粽嫠贉y試〔AT-SpeedTesting)：在功能性操作頻率下的測試◆參數(shù)測試和邏輯測試：交直流參數(shù)和器件的邏輯功能測試◆測試主輸入(PrimaryInput)：可由測試器直接驅(qū)動的輸入◆測試主輸出(PrimaryOutput)：可由測試器直接檢測的輸出◆測試圖形/款式〔TestPattern〕：為獲得缺點而施加的數(shù)據(jù)◆測試矢量〔TestVectors〕：也稱測試圖形◆測試生成：經(jīng)過一定算法或工具，獲得電路測試矢量的過程◆缺點覆蓋率：測試集所偵查的缺點數(shù)與電路總?cè)秉c數(shù)之比三、缺點模型固定型缺點(StuckFault)：某一根信號線不可控，固定在某一邏輯值上。固定1缺點(stuck-at-1)，s-at-1固定0缺點(stuck-at-0)，s-at-0橋接缺點(BridgeFaults)：兩根或多根信號線間的短接輸入端間橋接缺點反響式橋接缺點，即輸入與輸出短接缺點。橋接缺點會改動電路拓樸構(gòu)造，使得診斷更加困難。延遲缺點(DelayFaults)：電路延遲超越允許值而引起的缺點。時延測實驗證電路中任何通路的傳輸延遲不超越系統(tǒng)時鐘周期。暫態(tài)缺點(TemporaryFaults)：缺點是非固定的。類型：瞬態(tài)缺點和間歇性缺點瞬態(tài)缺點：電源干擾和α粒子輻射等緣由呵斥間歇性缺點：元件參數(shù)變化、接插件不可靠等呵斥四、測試方法〔略〕組合電路測試：敏化通路法，D算法，布爾差分法時序電路測試：迭接陣列，測試時序數(shù)字系統(tǒng)測試：隨機測試，窮舉測試五、數(shù)據(jù)域測試系統(tǒng)的組成(1)數(shù)字信號源(2)邏輯分析(3)特征分析◆作用和功能為數(shù)字系統(tǒng)的功能測試和參數(shù)測試提供輸入鼓勵信號產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的恣意波形產(chǎn)生可由選通訊號和時鐘信號控制的預(yù)先規(guī)定的數(shù)據(jù)流(1)數(shù)字信號源◆構(gòu)造組成◆采用VCO產(chǎn)生內(nèi)部時鐘,或PLL產(chǎn)生高精度的時鐘.外部時鐘◆時鐘分別電路提供多個不同時鐘,供不同電路模塊串并轉(zhuǎn)換，同步，電平調(diào)理◆序列存儲器在初始化期間寫入了每個通道的數(shù)據(jù)，數(shù)據(jù)存儲器的地址由地址計數(shù)器提供。在測試過程中，在每一個作用時鐘沿上，計數(shù)器將地址加1◆多路器可將多個并行輸入位轉(zhuǎn)換成串行數(shù)據(jù)流。對于低速的數(shù)字信號源，多路器可以不要，從數(shù)據(jù)的每個數(shù)輸出可直接產(chǎn)生一個串行數(shù)據(jù)流◆格式化器將數(shù)據(jù)流與時鐘同步◆格式化器的輸出直接驅(qū)動輸出放大器，放大器的輸出電平可編程◆數(shù)據(jù)的產(chǎn)生(2)邏輯分析◆邏輯分析用于測試和分析多個信號之間的邏輯關(guān)系及時間關(guān)系◆邏輯分析儀的特點通道數(shù)多存儲容量大可以多通道信號邏輯組合觸發(fā)數(shù)據(jù)處置顯示功能強(3)特征分析◆采用特征分析技術(shù)的必要性對各節(jié)點逐一地測試與分析使測試本錢巨增受封裝的限制，從多節(jié)點察看測試呼應(yīng)遭到限制內(nèi)測試的需求◆特征分析技術(shù):從被測電路的測試呼應(yīng)中提取出“特征〞〔Signature〕，經(jīng)過對無缺點特征和實踐特征的比較進展缺點的偵查和定位◆特征分析的實現(xiàn)——線性反響移位存放器(LFSR)hi=1，表示接通反響線；hi=0，表示斷開反響線反響系數(shù)hi在二元域上定義的多項式h(x)=xn+h1xn－1+…+hn-1x+1稱為該線性反響移位存放器的特征多項式單輸入特征分析器任務(wù)原理：用一個知的進制序列去除被檢驗的二進制序列M，所得到的余數(shù)即為特征。特征分析過程對應(yīng)為二元域上的多項式除法。被除數(shù)為被測的輸入呼應(yīng)序列，除數(shù)為反響移位存放器的特征多項式。相除后，商對應(yīng)線性反響移位存放器的輸出位流，余數(shù)為測試呼應(yīng)的特征。特征分析技術(shù)具有很高的檢錯率當測試序列足夠長時，特征分析的缺點偵出率不低于，m為用作特征分析的LFSR的長度。當m=16時，缺點偵出率高達99.998%由LFSR構(gòu)成的多輸入特征分析器(MISR)基于特征分析的數(shù)字系統(tǒng)缺點診斷原理被測電路的無缺點特征或某種缺點下的特征可經(jīng)過電路的邏輯模擬或缺點模擬獲得。經(jīng)過事前的模擬建立好特征-缺點字典，便可用于缺點診斷。9.2邏輯分析儀主要內(nèi)容:一、邏輯分析儀的特點與分類二、邏輯分析儀的根本組成原理三、邏輯分析儀的觸發(fā)方式四、邏輯分析儀的顯示方式五、邏輯分析儀的技術(shù)目的與開展趨勢六、邏輯分析儀的運用一、邏輯分析儀的特點與分類輸入通道多數(shù)據(jù)捕獲才干強,具有多種靈敏的觸發(fā)方式具有較大的存儲深度,可以察看單次或非周期信號顯示方式豐富可以檢測毛刺◆特點◆分類按任務(wù)特點分類:(1)邏輯形狀分析儀(2)邏輯定時分析儀按構(gòu)造特點分類:(1)臺式邏輯分析儀(2)便攜式邏輯分析儀(3)外接式邏輯分析儀(4)卡式邏輯分析儀臺式邏輯分析儀卡式邏輯分析儀便攜式邏輯分析儀外接式邏輯分析儀二、邏輯分析儀的組成原理信號輸入信號外時鐘采樣數(shù)據(jù)存儲時鐘選擇內(nèi)時鐘觸發(fā)產(chǎn)生顯示控制CRT數(shù)據(jù)捕獲數(shù)據(jù)顯示邏輯分析儀原理構(gòu)造門限電平設(shè)定邏輯分析儀的組成主要包括數(shù)據(jù)捕獲和數(shù)據(jù)顯示兩大部分.采樣是經(jīng)過比較器來完成的！三、邏輯分析儀的觸發(fā)方式◆幾個概念通道1通道8100….1100….1000….1000….0采樣時鐘000….0000….0100….0100….1100….0100….0采樣數(shù)據(jù)數(shù)據(jù)流數(shù)據(jù)流：邏輯分析儀對被測信號延續(xù)采樣獲得的一序列數(shù)據(jù)。觸發(fā)：由一個事件來控制數(shù)據(jù)獲取，即選擇察看窗口的位置。跟蹤：采集并顯示數(shù)據(jù)的一次過程稱為一次跟蹤。觸發(fā)字數(shù)據(jù)流數(shù)據(jù)窗口跟蹤開場察看窗口寬度：邏輯分析儀存儲深度◆觸發(fā)方式(1)組合觸發(fā)：多通道信號的組協(xié)作為觸發(fā)條件，即數(shù)據(jù)字觸發(fā)。每個通道的觸發(fā)條件可為：“1〞“0〞“x〞如：8個通道的組合觸發(fā)條件設(shè)為：“011010X1〞那么：該8個通道中出現(xiàn)數(shù)據(jù)：01101001或01101011時均觸發(fā)根本的觸發(fā)跟蹤方式：觸發(fā)起始跟蹤觸發(fā)終止跟蹤觸發(fā)字數(shù)據(jù)流數(shù)據(jù)窗口跟蹤開場觸發(fā)起始跟蹤觸發(fā)字數(shù)據(jù)流數(shù)據(jù)窗口跟蹤終了觸發(fā)終止跟蹤(2)延遲觸發(fā)觸發(fā)字數(shù)據(jù)流數(shù)據(jù)窗口跟蹤開場延遲數(shù)跟蹤終了數(shù)據(jù)流數(shù)據(jù)窗口觸發(fā)字延遲數(shù)觸發(fā)開場跟蹤加延遲觸發(fā)終止跟蹤加延遲在數(shù)據(jù)流中搜索到觸發(fā)字時，并不立刻跟蹤，而是延遲一定數(shù)量的數(shù)據(jù)后才開場或停頓存儲數(shù)據(jù)，它可以改動觸發(fā)字與數(shù)據(jù)窗口的相對位置。(3)序列觸發(fā)導(dǎo)引條件使能第二級觸發(fā)第二級觸發(fā)字無效第二級觸發(fā)字有效第一級觸發(fā)B(導(dǎo)引條件)子程序C(觸發(fā)條件)主程序兩級序列觸發(fā)任務(wù)原理多個觸發(fā)字的序列作為觸發(fā)條件，當數(shù)據(jù)流中按順序出現(xiàn)各個觸發(fā)字時才觸發(fā)。序列觸發(fā)常用于復(fù)雜分支子程序的跟蹤。(4)手動觸發(fā)〔隨機觸發(fā)〕(5)限定觸發(fā)與門限定條件觸發(fā)識別數(shù)據(jù)流觸發(fā)信號限定條件觸發(fā)產(chǎn)生原理無條件的人工強迫觸發(fā)，因此察看窗口在數(shù)據(jù)流中的位置是隨機的。由于某些觸發(fā)條件出現(xiàn)太頻繁，為有選擇地捕獲特定數(shù)據(jù)，可給觸發(fā)條件加上些約束條件。附加的條件未出現(xiàn)，也不能觸發(fā)。四、邏輯分析儀的顯示方式每個通道的信號用一個偽方波顯示，多個通道同時顯示。(1)波形顯示(2)數(shù)據(jù)列表顯示將每個通道采集到的值組合成數(shù)據(jù)，按采樣順序顯示。8bit作為一個探頭(3)反匯編顯示地址〔HEX〕數(shù)據(jù)〔HEX〕操作碼操作數(shù)2000200320052006...21422006049723...LDLDSUBINC...HL，2042B，04AHL...將數(shù)據(jù)流按照被測CPU指令系統(tǒng)反匯編后顯示。(4)圖解顯示BCD數(shù)據(jù)序列的圖解顯示0510程序執(zhí)行的圖解顯示2000H20FFH主程序子程序循環(huán)程序圖解顯示將屏幕X，Y方向分別作為時間軸和數(shù)據(jù)軸進展顯示的一種方式。它將要顯示的數(shù)據(jù)經(jīng)過D/A轉(zhuǎn)換器變?yōu)槟M量，按照存儲器中取出數(shù)據(jù)的先后順序?qū)⑥D(zhuǎn)換所得的模擬量顯示在屏幕上，構(gòu)成一個圖像的點陣。主要技術(shù)目的①定時分析最大速率。②形狀分析最大速率。③通道數(shù)。④存儲深度。⑤觸發(fā)方式。⑥輸入信號最小幅度。⑦輸入門限變化范圍。⑧毛刺捕捉才干。五、邏輯分析儀的技術(shù)目的及開展趨勢開展趨勢分析速率、通道數(shù)、存儲深度等技術(shù)目的也在不斷提高功能不斷加強。與時域測試儀器示波器的結(jié)合，提高混合信號分析才干向邏輯分析系統(tǒng)〔LogicAnalyzeSystem〕方向開展。六、邏輯分析儀的運用硬件測試及缺點診斷鼓勵信號被測電路邏輯分析儀例：ROM/ASIC的目的測試(最高任務(wù)頻率、壽命測試、高低溫測試)數(shù)據(jù)發(fā)生器ROM邏輯分析儀頻率計地址數(shù)據(jù)外時鐘ROM目的參數(shù)測試例：毛刺信號的測試分頻電路74LSABCG/G2A/G2B邏輯分析儀〔a〕譯碼電路的測試〔b〕譯碼電路輸出定時圖邏輯定時分析儀測試譯碼電路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7實例：HB9402軟件測試與分析03CF042D03F2通路A通路B分支程序的跟蹤測試通路B觸發(fā)條件〔03F2〕通路A導(dǎo)引條件〔042D〕邏輯分析儀也可用于軟件的跟蹤調(diào)試，發(fā)現(xiàn)軟硬件缺點，而且經(jīng)過對軟件各模塊的監(jiān)測與效率分析還有助與軟件的改良。例1：80C51指令執(zhí)行信號時序測試例2：分支程序跟蹤測試9.3可測性設(shè)計主要內(nèi)容:一、概述二、掃描設(shè)計技術(shù)三、內(nèi)建自測試技術(shù)〔簡〕四、邊境掃描測試技術(shù)〔簡〕◆可測性設(shè)計出現(xiàn)的背景：VLSI◆傳統(tǒng)的系統(tǒng)設(shè)計方法的缺陷◆可測性設(shè)計---在系統(tǒng)的設(shè)計階段就同時思索測試的需求，以提高系統(tǒng)的可測試性◆可測性的量化----可測性測度可控性〔Controllability〕—對電路中各節(jié)點的邏輯值控制難易程度的度量可觀性(Observability)—對缺點信號進展察看或丈量難易程度的度量一、概述◆可測性設(shè)計思索的主要問題什么樣的構(gòu)造容易作缺點診斷什么樣的系統(tǒng)，測試時所用的測試矢量既數(shù)量少，產(chǎn)生起來又較方便測試點和鼓勵點設(shè)置在什么地方，設(shè)置多少，才干使測試比較方便而開銷又比較少◆構(gòu)造可測性設(shè)計—從可測性的觀念對電路的構(gòu)造提出一定的規(guī)那么，根據(jù)可測性設(shè)計的普通規(guī)那么和根本方式來進展電路的功能設(shè)計，使得設(shè)計的電路容易測試◆掃描通路法二、掃描設(shè)計技術(shù)◆根本原理---將一個集成電路內(nèi)一切形狀存儲器件串接起來，組成一個移位存放器，使得從外部能容易地控制并直接察看這些形狀存儲器件中的內(nèi)容◆同步時序電路的普通模型N—組合電路Yi—形狀存貯器件PO—主輸出PI—主輸入◆對形狀存儲器件的控制和觀測只能經(jīng)過組合電路間接進展，使測試問題復(fù)雜◆普通掃描通路設(shè)計掃描通路設(shè)計要保證各個時序元件可以同組合電路完全隔分開來，以便時序元件的形狀可隨意設(shè)置，同時保證時序元件的輸入可察看.隔分開關(guān)(添加)〔添加〕◆電平靈敏掃描設(shè)計◆電平靈敏的概念——一個邏輯系統(tǒng)，假設(shè)其穩(wěn)定形狀對任何輸入形狀改動的呼應(yīng)與系統(tǒng)中電路的延遲無關(guān)，并且，假設(shè)有兩個以上輸入改動，輸出呼應(yīng)與輸入改動的先后順序也無關(guān)，系統(tǒng)的穩(wěn)定形狀只取決于各輸入變化的最終穩(wěn)定電平，那么稱這樣的邏輯系統(tǒng)為電平靈敏的◆電平靈敏設(shè)計的目的---保證電路中器件的延遲、上升和下降時間等參量對電路任務(wù)無影響◆電平靈敏設(shè)計的實現(xiàn)---時序邏輯中的根本存貯元件必需是電平靈敏的◆前者缺陷：切換開關(guān)引入延時，切換時存在競爭◆電平靈敏設(shè)計的關(guān)鍵元件—串行移位存放器串行移位存放器在時鐘CLK控制下任務(wù)，A=0orB=0，數(shù)據(jù)鎖存至輸出端。正常任務(wù)時，A=0，B=0，由CLK控制數(shù)據(jù)輸出掃描方式時：A=1，CLK=0，SD進入L1；A=0，SD鎖存在輸出端；B=1，L1數(shù)據(jù)進入L2；B=0，數(shù)據(jù)鎖存在L2.不允許A、B同時為1，防止數(shù)據(jù)同時進入鎖存器。三、內(nèi)建自測試技術(shù)◆內(nèi)建自測試(BIST)的根本原理將測試作為系統(tǒng)的一個功能，做在系統(tǒng)中，使系統(tǒng)具有本人測試本人的才干。BIST經(jīng)過將測試鼓勵和對測試呼應(yīng)的分析集成在被測系統(tǒng)或芯片中實現(xiàn)◆BIST用于功能性測試BIST中通常運用特征分析技術(shù)。測試終了后，經(jīng)過比較被測電路的實踐特征和無缺點電路特征，以決議被測電路能否存在缺點◆基于掃描的BIST---處理時序電路的內(nèi)建自測試兩種方式：每掃描一次測試的BIST每時鐘一次測試的BIST四、邊境掃描測試技術(shù)◆邊境掃描測試的根本思想在接近器件的每一輸入/輸出〔I/O〕引腳處添加一個移位存放器單元。在測試期間，這些存放器單元用于控制輸入引腳的形狀〔高或低〕，并讀出輸出引腳的形狀。在功能性操作期間，這些附加的移位存放器單元是“透明的〞，不影響電路的正常任務(wù)◆功能---不僅可以測試IC之間或PCB之間的銜接能否正確，還可測試芯片或PCB的邏輯功能◆移位存放器組成邊境掃描通路測試期間功能性操作邊境掃描規(guī)范，邊境掃描描畫言語9.4數(shù)據(jù)域測試的運用一、誤碼率測試二、嵌入式系統(tǒng)測試一、誤碼率測試在數(shù)字通訊系統(tǒng)中，誤碼率是一個非常重要的目的。◆誤碼率概念誤碼率定義:二進制比特流經(jīng)過系統(tǒng)傳輸后發(fā)生過失的概率。丈量方法：從系統(tǒng)的輸入端輸入某種方式的比特流，用輸出與輸入碼流比較，檢測出發(fā)生過失的位數(shù)，過失位數(shù)和傳輸?shù)目偽粩?shù)之比為誤碼率。◆誤碼測試原理誤碼儀由發(fā)送和接納兩部分組成，發(fā)送部分的測試圖形發(fā)生器產(chǎn)生一個知的測試數(shù)字序列，編碼后送入被測系統(tǒng)的輸入端，經(jīng)過被測系統(tǒng)傳輸后輸出，進入接納部分解碼；接納部分的測試圖形發(fā)生器產(chǎn)生一樣的并且同步的數(shù)字序列，與接納到的信號進展比較，假設(shè)不一致，便是誤碼；用計數(shù)器對誤碼進展計數(shù)，然后記錄存儲，分析后顯示測試結(jié)果?！?〕測試圖形發(fā)生器普通