數(shù)電作業(yè)講評(3)

題3.6.2

圖題是一個實現(xiàn)串行加法的電路圖，被加數(shù)“11011”及加數(shù)“10111”已分別存入兩個五位被加數(shù)和加數(shù)移位寄存器中。試分析并畫出在六個時鐘脈沖作用下全加器輸出Si端、進位觸發(fā)器Q端以及和數(shù)移位寄存器中左邊第一位寄存單元的輸出波形（要求時間一一對應(yīng)）。和數(shù)最左一位進位觸發(fā)器Q0000全加和Si題3.6.3中規(guī)模集成計數(shù)器74HC193功能表和引腳圖分別如圖表3.6.3和圖題所示，其中分別為進位和借位輸出，試問：（1）分析圖(a)(b)(c)是幾進制計數(shù)器？采用什么編碼方式計數(shù)。解：（a）電路是用“反饋清除”法將計數(shù)器連接成加法計數(shù)，當計數(shù)器的狀態(tài)計到Q3Q2Q1Q0=1000時，觸發(fā)器內(nèi)容清“零”，復(fù)位端恢復(fù)為高電平，計數(shù)器重新開始計數(shù)。電路是一個8進制加法計數(shù)器，采用421編碼計數(shù)，其狀態(tài)轉(zhuǎn)換圖為：（b）該電路是連接成減法模式，當有借位輸出時，將數(shù)據(jù)輸入端的數(shù)據(jù)置入計數(shù)器中，計數(shù)器又重新開始新一輪計數(shù)，狀態(tài)轉(zhuǎn)換圖如圖所示。0000狀態(tài)出現(xiàn)時是否就置數(shù)？雖然是異步置數(shù)方式注意還需要脈沖配合！慎用?。╟）是用“置數(shù)”法實現(xiàn)的減法計數(shù)。根據(jù)電路連接，當計數(shù)計到Q3Q2Q1Q0=1000時，計數(shù)器置數(shù)控制將0111數(shù)據(jù)置入，然后開始從0111狀態(tài)做減法計數(shù)，

題3.6.4已知集成計數(shù)器74HC193構(gòu)成的電路如圖題所示，試問：（1）圖題構(gòu)成幾進制計數(shù)器？解：低位計數(shù)用置數(shù)法實現(xiàn)，，當計數(shù)計到Q3Q2Q1Q0=1011時，因為是異步置數(shù)，Q3Q2Q1Q0=1011立即被置成0000，下一個CP脈沖重新開始加法計數(shù)，低位狀態(tài)轉(zhuǎn)換圖是0000~1010,8421編碼的11進制加法計數(shù)器。

高位計數(shù)條件是當CP上升沿到來后，若低位Q3Q2Q1Q0=1011，此時高位的由于低位是異步置數(shù)，低位Q3Q2Q1Q0=1011僅短暫出現(xiàn)，立即被置成0000。這意味高位的CPD僅出現(xiàn)短暫高電平，當下一個CP上升沿到達時，高位的CPD早已是低電平了，此時仍不能計數(shù)。因此，本電路的高位永遠不可能計數(shù)。

怎么改接？題3.6.7已知集成計數(shù)器74HC193的功能表

（1）若要設(shè)計一個100進制8421BCD編碼的加法計數(shù)器需要幾片74HC193？各片應(yīng)設(shè)計成幾進制計數(shù)器？（2）試用片間同步級聯(lián)法設(shè)計80進制8421BCD編碼的加法計數(shù)器；（3）試用片間異步級聯(lián)法設(shè)計80進制8421BCD編碼的加法計數(shù)器；解：（1）要二片74HC193集成計數(shù)器。圖示電路是采用異步法實現(xiàn)的8421BCD編碼的100進制加法計數(shù)。

高位很窄的脈沖，工作不可靠，是否有好的改進方式？（2）同步式80進制加法計數(shù)器，拾位計數(shù)器連接成8進制。個位仍然是8421BCD碼的10進制加法計數(shù)器。同步級聯(lián)時一定要使用集成計數(shù)器的同步保持端理想條件，不考慮門的延時。當個位數(shù)等于9時，高位同步保持端等于1，允許高位在下一個時鐘上升沿到來后計數(shù)一次，其它情況同位因為同步保持端等于0，即使有時鐘有效沿也不計數(shù)。但是，在個位數(shù)由8變到9時，在高位CPD形成上升延，若考慮門的延遲，此時CPU

為“1”高位減法？？可能出問題同步級聯(lián)時選用有同步保持控制端的芯片，如74HC163（3）異步級聯(lián)的8421BCD編碼的80進制加法計數(shù)器。一個很窄的工作脈沖沿，不是好的連接題3.6.5已知集成計數(shù)器74HC193的功能表和引腳圖（1）利用反饋清零法設(shè)計一個8421BCD編碼的十進制加計數(shù)器。（2）利用反饋置數(shù)法設(shè)計一個余3編碼的十進制加計數(shù)器。（3）能否采用反饋清零法設(shè)計減法計數(shù)器？能否應(yīng)用反饋置數(shù)法設(shè)計減法計數(shù)器？為什么？試設(shè)計一個8421BCD編碼十進制減法計數(shù)器。

解：74HC193是異步清“零”，又因S10=Q3Q2Q1Q0=1010，所以應(yīng)該用1010狀態(tài)將計數(shù)器置成0000，然后再重新開始計數(shù)。所以連接電路為：(1)利用反饋清零法設(shè)計一個8421BCD編碼的十進制加計數(shù)器反饋置數(shù)法是異步實現(xiàn)的，因此將余3碼的最小數(shù)Q3Q2Q1Q0=0011從數(shù)據(jù)輸入端輸入，將最大數(shù)Q3Q2Q1Q0=1100加1后作為置數(shù)控制，控制狀態(tài)應(yīng)該是Q3Q2Q1Q0=1101，即控置數(shù)控制邏輯關(guān)系為：（2）利用反饋置數(shù)法設(shè)計一個余3編碼的十進制加計數(shù)器。（3）對減法計數(shù)器，只能用反饋置數(shù)法實現(xiàn)，而不能用反饋清零法。？？？（只是針對8421BCD）因為減法是要從某一個數(shù)開始相減的，該數(shù)據(jù)只能預(yù)置入計數(shù)器中，反饋清零無法將某一數(shù)據(jù)置入。8421BCD的十進制減法計數(shù)器將最大數(shù)Q3Q2Q1Q0=1001從數(shù)據(jù)輸入端置入，控制邏輯用Q3Q2Q1Q0=1111（因為減到“0000”后再來一個CP脈沖計數(shù)器狀態(tài)先出現(xiàn)1111，利用該狀態(tài)將Q3Q2Q1Q0=1001置入，然后開始減法。所以控制邏輯有：題3.6.6中規(guī)模集成四位二進制計數(shù)器（74HC16?）的功能表和引腳圖分別如表和圖題所示（1）試利用反饋清零法設(shè)計一個8421BCD編碼的七進制加計數(shù)器。（2）試利用反饋置數(shù)法設(shè)計一個余3編碼的七進制加計數(shù)器。（3）試用一片74HC161及圖題2.4.26（c）電路設(shè)計成一個能自動完成加、減循環(huán)計數(shù)的計數(shù)器。即能從000加到111，再從111減到000循環(huán)（注，111只允許出現(xiàn)一次，000要求出現(xiàn)2次）。（1）試利用反饋清零法設(shè)計一個8421BCD編碼的七進制加計數(shù)器。電路是異步清零

（2）試利用反饋置數(shù)法設(shè)計一個余3編碼的七進制加計數(shù)器。狀態(tài)轉(zhuǎn)換中的最小數(shù)0011應(yīng)該從數(shù)據(jù)輸入端加入，而最大數(shù)1001作置數(shù)控制

因為74LS16？是同步置數(shù)

（3）試用一片74HC161及圖題2.4.26（c）電路設(shè)計成一個能自動完成加、減循環(huán)計數(shù)的計數(shù)器。即能從000加到111，再從111減到000循環(huán)（注，111只允許出現(xiàn)一次，000要求出現(xiàn)2次）。由于74LS161只能作加法計數(shù)，要實現(xiàn)000→111→000加法/減循環(huán)計數(shù)時，其輸出只能取自圖(c)電路

題3.6.8已知集成計數(shù)器74HC193的功能表和引腳圖分別如題表3.6.3和圖題3.6.3所示，（1）若要設(shè)計一個36進制8421BCD編碼的加法計數(shù)器需要幾片74HC193？各片應(yīng)設(shè)計成幾進制計數(shù)器？（2）試用片間同步級聯(lián)法設(shè)計36進制8421BCD編碼的加法計數(shù)器；（3）試用片間異步級聯(lián)法設(shè)計36進制8421BCD編碼的減法計數(shù)器；（1）若要設(shè)計一個36進制8421BCD編碼的加法計數(shù)器需要幾片74HC193？各片應(yīng)設(shè)計成幾進制計數(shù)器？解：（1）由于是8421BCD編碼，所以應(yīng)該采用個位是十進制，而拾位是3進，但是當個位在第4次10進時，只能計到0101時，下一個CP脈沖將兩個計數(shù)器都清“0”，然后重新開始新一輪計數(shù)（即二片74HC193集成電路）。（2）試用片間同步級聯(lián)法設(shè)計36進制8421BCD編碼的加法計數(shù)器；問題類似題3.6.7（3）異步式36進制計數(shù)器題3.7.2將包含有32768個基本存儲單元的存儲電路連接成4096個字節(jié)的RAM，則：（1）該RAM有幾根數(shù)據(jù)線?（2）該RAM有幾根地址線?解：一個基本存儲單元存放有一位二進制信息，一個字節(jié)為8位二進制信息，32768=215=212×8=212×23。所以：

(1)有8根數(shù)據(jù)線；(2)有12根地址線，一次訪問一個字節(jié)，即8位數(shù)據(jù)。題3.7.3RAM的容量為256×４字位，則：（1）該RAM有多少個存儲單元?（2）該RAM每次訪問幾個基本存儲單元?（3）該RAM有幾根地址線?解：一個基本存儲單元存放有一位二進制信息，所以1024字位容量就有：(1)1024個基本存儲單元；(2)由四個基本存儲單元組成一個4位的存儲單元，該存儲器每次訪問4個基本存儲單元；(3)有8根地址線。題3.7.4試用256×４字位的RAM，用位擴展的方法組成一個256×8字位的RAM，請畫出電路圖。解：256×４字位的RAM只有4位數(shù)據(jù)線，要擴大成8位時應(yīng)采用位擴展的方法實現(xiàn)。題3.7.5C850是64×1字位容量的靜態(tài)RAM，若要用它擴展成一個128×4字位容量的RAM，需要幾塊C850?并畫出相應(yīng)的電路圖。

題3.7.9有兩塊16KB(2048*8)的ROM，試用它們構(gòu)成：

(1)32KB(4096*8)的ROM；

（1）用二片16KB(2048*8)的ROM，加一個反相器即可實現(xiàn)32KB(4096*8)的ROM，連接圖所示：

(2)32KB(2048*16)的ROM。該題只要進行數(shù)據(jù)位擴展即可，連接電路如圖所示：題3.7.8利用數(shù)據(jù)選擇器和數(shù)據(jù)分配器的原理，將二只64*8容量的ROM分別變換成一只512*1字位和一只256*2字位ROM。

變換成512×1字位時用8選1的數(shù)選擇器變換成256×2字位的系統(tǒng)時用雙4選1的數(shù)據(jù)選擇器

題4.1.1試分別畫出圖題所示各電路的電壓傳輸特性曲線