武漢大學(xué)測(cè)控儀器通信第第五章 標(biāo)準(zhǔn)總線通信

測(cè)控總線與儀器通信技術(shù)主講：武漢大學(xué)電子信息學(xué)院王先培第五章標(biāo)準(zhǔn)總線通信5.1總線、總線標(biāo)準(zhǔn)及標(biāo)準(zhǔn)總線

總線是連接一個(gè)或多個(gè)部件的一組電纜的總稱，通常包括地址總線、數(shù)據(jù)總線和控制總線。

依應(yīng)用的場(chǎng)合總線可分為：片內(nèi)總線片間總線模板總線并行外總線與串行外總線總線標(biāo)準(zhǔn)：

總線的機(jī)械規(guī)程、電氣規(guī)程、功能規(guī)程和過程規(guī)程；標(biāo)準(zhǔn)總線：受到國際組織承認(rèn)、推薦，為許多國家、行業(yè)、用戶所公認(rèn)的總線?？偩€標(biāo)準(zhǔn)與標(biāo)準(zhǔn)總線：兩者的區(qū)別與聯(lián)系5.2開放型系統(tǒng)OEM系統(tǒng)OEM產(chǎn)品OEM模板5.2.1總線母板與總線插座5.2.2總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)對(duì)總線作了一系列關(guān)于互連、交換信息、協(xié)調(diào)工作的規(guī)定，包括：

信號(hào)線的根數(shù)及引線名稱

機(jī)械規(guī)程：規(guī)定總線插座的機(jī)械尺寸、引腳編號(hào)、排列位置以及模板的外形尺寸

電氣規(guī)程：規(guī)定了引線信號(hào)的靜電電平及負(fù)載性能

邏輯功能及過程特性：引線的邏輯功能及時(shí)序關(guān)系模板硬件設(shè)計(jì)就是以選定的標(biāo)準(zhǔn)總線為基準(zhǔn)，根據(jù)模板的功能要求，選擇適當(dāng)?shù)男酒?，?jīng)過盡可能簡(jiǎn)單的邏輯變換，把信號(hào)變換為符合標(biāo)準(zhǔn)總線的規(guī)定，經(jīng)可控開關(guān)連接到總線插頭上，模板硬件設(shè)計(jì)的核心就是設(shè)計(jì)總線接口。

5.2.3總線仲裁采用支持多微機(jī)的Multibus，STD，S-100標(biāo)準(zhǔn)內(nèi)總線，可以構(gòu)建開放型多微機(jī)系統(tǒng)。

開放型多微機(jī)系統(tǒng)中有主、從兩類模板：1）主模板：含有CPU，具有總線控制權(quán)。有兩種主模板：普通主模板，它不參加總線使用權(quán)的競(jìng)爭(zhēng)，用于開放型單微機(jī)系統(tǒng)；多主模板，參加總線競(jìng)爭(zhēng)，用于構(gòu)造開放型多微機(jī)系統(tǒng)。2）從模板：不具有總線控制權(quán)，不參加總線使用權(quán)的競(jìng)爭(zhēng)。有兩種從模板：普通從模板：不含微處理器；智能從模板：含微處理器，負(fù)責(zé)板內(nèi)控制，不參加總線競(jìng)爭(zhēng)。開放型多微機(jī)系統(tǒng)由多主模板管理總線的使用權(quán)，多主模板配置有總線仲裁機(jī)制，有兩臺(tái)或者兩臺(tái)以上多主模板要求使用總線時(shí)把總線使用權(quán)分配給某一多主模板，以避免沖突。1、多主模板中的總線仲裁機(jī)制總線控制器與總線仲裁器用8218/8219，8288/8289充當(dāng)，也可用可編程列陣PAL開發(fā)而成總線仲裁器可以對(duì)總線緩沖器（總線控制器中）、數(shù)據(jù)線緩沖器、地址線緩沖器中三態(tài)門的通斷進(jìn)行控制當(dāng)某一多主模板在總線競(jìng)爭(zhēng)中取得優(yōu)先權(quán)時(shí)，該多主模板中的CPU占據(jù)標(biāo)準(zhǔn)內(nèi)總線；其它多主模板各緩沖器三態(tài)門切斷（呈高阻態(tài)），其CPU與標(biāo)準(zhǔn)內(nèi)總線隔離。2、總線判優(yōu)方法（1）串行判優(yōu)法：優(yōu)先級(jí)最高

優(yōu)先級(jí)最低

PI端為低電平時(shí)，才可以請(qǐng)求使用總線取得總線控制權(quán)的多主模板PO端變?yōu)楦唠娖?，右端各多主模塊的PI、PO也都變?yōu)楦唠娖?，不能?qǐng)求使用總線。這樣一來，菊花鏈中取得總線控制權(quán)的多主模塊右側(cè)各多主模塊都無法再請(qǐng)求總線。取得總線控制權(quán)的多主模板置總線忙BUSY＝1，使用完總先后置BUSY＝0。由于使用總線期間BUSY＝1，將屏蔽優(yōu)先權(quán)更高的多主模板的總線請(qǐng)求。串行判優(yōu)法，菊花鏈上多主模板的數(shù)目一般不得超過4塊74148的8個(gè)輸入端中有一個(gè)為低電平，就會(huì)有一組相應(yīng)編碼從A0-A2端口輸出。如果在輸入端同時(shí)有多個(gè)輸入，則A0-A2的輸出編碼與編號(hào)最大的輸入相對(duì)應(yīng)A0-A2信號(hào)經(jīng)譯碼芯片74138解碼得到唯一輸出，控制各多主模板與總線的導(dǎo)通狀態(tài)，只允許一個(gè)多主模板使用總線，從而完成仲裁取得總線控制權(quán)的多主模板置BUSY＝1，屏蔽總線使用期間其他多主模板的總線請(qǐng)求并行判優(yōu)法比串行判優(yōu)法速度快，而且可判優(yōu)的多主模板數(shù)不受限制

（2）并行判優(yōu)法：（3）循環(huán)判優(yōu)法：采用類似于并行判優(yōu)法的編碼譯碼結(jié)構(gòu)形式，動(dòng)態(tài)分配多主模板的優(yōu)先權(quán)，各多主模板的優(yōu)先權(quán)不再按輸入編號(hào)固定不變，而是按時(shí)間周期輪轉(zhuǎn)，使每塊多主模板取得最高優(yōu)先權(quán)的機(jī)會(huì)均等。優(yōu)先權(quán)編碼解碼電路比較復(fù)雜，在標(biāo)準(zhǔn)總線開放型多微機(jī)系統(tǒng)中使用較少。5.3Multibus總線

Multibus總線又稱多總線，它是Intel公司生產(chǎn)iSBC系列產(chǎn)品使用的模板總線。

1977年公開發(fā)表，以后為IEEE協(xié)會(huì)確認(rèn)并定名為IEEE796總線標(biāo)準(zhǔn)，并作為標(biāo)準(zhǔn)內(nèi)總線加以推薦。被公認(rèn)是至今設(shè)計(jì)最好的、考慮得最周全的微機(jī)內(nèi)總線標(biāo)準(zhǔn)。

Multibus采用兩級(jí)總線結(jié)構(gòu)。在模板內(nèi)部使用局部總線，在各模板之間通過Multibus總線互連。由于大部分?jǐn)?shù)據(jù)交換是通過局部總線進(jìn)行，因而Multibus總線占有率僅在10%左右，便于Multibus總線更好地支持多微處理機(jī)系統(tǒng)。

Multibus總線在抗串?dāng)_、電磁兼容性方面表現(xiàn)良好，在世界范圍內(nèi)獲得了廣泛應(yīng)用，它是一種很有發(fā)展前途的總線標(biāo)準(zhǔn)，在工業(yè)控制與智能儀表中有著廣泛應(yīng)用。5.3.1Multibus總線的信號(hào)及意義

Multibus總線標(biāo)準(zhǔn)規(guī)定模板尺寸為12英寸

5.95英寸，模板上帶有P1，P2兩個(gè)邊緣插頭，可與總線插座相連：P1為主插頭，有86個(gè)引腳，每個(gè)引腳都有明確定義；P2為輔助插頭，有60個(gè)引腳。P2上已定義的引腳用來在電源故障時(shí)，控制自動(dòng)切換電池。

P1插頭的86個(gè)信號(hào)線可分為6類，即地址線、數(shù)據(jù)線、信息傳送協(xié)議線、總線仲裁線、中斷控制線及共用線。

（1）地址線（22根）ADR0-ADR13：傳送被訪問的存儲(chǔ)單元及I/O端口的地址對(duì)8位微處理器：ADR0-ADRF對(duì)存儲(chǔ)單元尋址，ADR0-ADR7對(duì)I/O端口進(jìn)行尋址；對(duì)16位微處理器：ADR0-ADR13對(duì)存儲(chǔ)單元尋址，ADR0-ADRB對(duì)I/O端口進(jìn)行尋址

INH1和INH2：地址禁止線當(dāng)INH1=0時(shí)，將禁止RAM響應(yīng)地址總線上的存儲(chǔ)單元地址，而允許ROM響應(yīng)地址總線上的存儲(chǔ)單元地址，即讓ROM“壓倒”RAM；當(dāng)INH2=0時(shí)，將禁止ROM響應(yīng)地址總線上的存儲(chǔ)單元地址，而允許RAM響應(yīng)地址總線上的存儲(chǔ)單元地址，即讓RAM“壓倒”ROM。

（2）數(shù)據(jù)線（17根）DAT0-DATF：16根數(shù)據(jù)線在8位系統(tǒng)中，傳數(shù)據(jù)使用DAT0~DAT7在16位系統(tǒng)中，可用DAT0－DATF16條數(shù)據(jù)線傳送數(shù)據(jù)，一次傳送一個(gè)字；也可用DAT0~DAT78條數(shù)據(jù)線傳送數(shù)據(jù)，一次傳送一個(gè)字節(jié)。BHEN：數(shù)據(jù)位選擇線。BHEN=0，16位數(shù)據(jù)線一起使用，按字使用，一次傳輸16位；BHEN=1，只啟動(dòng)8根數(shù)據(jù)線DAT0-DAT7，按字節(jié)傳送。DAT0-DAT7上是高8位還是低8位取決于ADR0。當(dāng)ADR0=0，則DAT0-DAT7上高為8位，當(dāng)ADR0=1，則為低8位。

（3）信息傳送協(xié)議線（5根）在主模板向從模板（如存儲(chǔ)器模板、I/O模板等）傳送信息時(shí)，利用這五條線實(shí)現(xiàn)雙方信息傳送協(xié)議

MRDC：存儲(chǔ)器讀命令線。MWTC：存儲(chǔ)器寫命令線。IORC：I/O讀命令線。IOWC：I/O寫命令線。XACK：傳送應(yīng)答信號(hào)線。

（4）中斷控制線（9根）INT0-INT7：并行中斷請(qǐng)求線，由并行中斷優(yōu)先權(quán)排隊(duì)處理。INT0具有最高優(yōu)先權(quán)，INT7而具有最低優(yōu)先權(quán)。INTA：主模板對(duì)中斷請(qǐng)求的響應(yīng)線。（5）總線仲裁線（6根）：用以支持多微處理器系統(tǒng)BCLK：總線時(shí)鐘。用于各多主模板總線仲裁器同步，與微處理器的時(shí)鐘不同步。BPRN：總線優(yōu)先級(jí)輸入線。為低電平時(shí)，表示當(dāng)前沒有更高優(yōu)先級(jí)主模板請(qǐng)求總線。BPRO：總線優(yōu)先級(jí)輸出線。用于菊花鏈連接，當(dāng)本主模板請(qǐng)求總線或者菊花鏈中本主模板左側(cè)主模板請(qǐng)求總線時(shí)，它均為1。BUSY：總線忙。BUSY=0時(shí)，表明總線正在使用中，禁止其它多主模板獲得總線控制權(quán)。BERQ：總線請(qǐng)求。BERQ＝0時(shí)，表示該主模板請(qǐng)求使用總線。該線用于總線的并行判優(yōu)。CBRQ：公共請(qǐng)求。只要有一塊多主模板請(qǐng)求總線，它就變?yōu)橛行?。用此信?hào)線通知當(dāng)前正在使用總線的多主模板，若CBRQ為0，表示現(xiàn)在還有其它多主模板請(qǐng)求總線，請(qǐng)用完后立即釋放。若CBRQ為1，表示現(xiàn)在沒有多主模板請(qǐng)求總線，現(xiàn)在正使用總線的多主模板用完總線后不要釋放，以減少無意義的總線使用權(quán)交換。（6）公共線（6根）地線：8根；電源線：14根；保留線：2根；INIT：初始啟動(dòng)；CCLK：固定時(shí)鐘。5.3.2數(shù)據(jù)傳送過程

Multibus總線采用異步方式實(shí)現(xiàn)總線握手，可兼容各種不同速度的設(shè)備。（1）讀操作過程

（2）寫操作過程

5.3.3禁止操作過程

禁止操作的目的是允許RAM，ROM及按存儲(chǔ)器編址的I/O端口擁有相同的存儲(chǔ)器地址。禁止信號(hào)由一個(gè)存儲(chǔ)從模板產(chǎn)生，去禁止另一個(gè)從模板的總線動(dòng)作。禁止源發(fā)出的禁止信號(hào)產(chǎn)生于其存儲(chǔ)器地址線的譯碼。

當(dāng)被禁止從模板檢測(cè)到該禁止信號(hào)后，就將自己的數(shù)據(jù)線、地址線和響應(yīng)線上的緩沖驅(qū)動(dòng)器關(guān)閉，以確保禁止源從模板的訪問

5.3.4中斷操作過程

Multibus總線中斷的方式有兩種：（1）非總線向量中斷：中斷向量地址由主模板上的中斷控制器產(chǎn)生，并通過主模板內(nèi)的局部總線傳送給CPU；中斷源來自其它模板，也可來自主模板的內(nèi)部；中斷處理：中斷源通過Multibus總線上的中斷請(qǐng)求線INT0-INT7向主模板CPU發(fā)出中斷請(qǐng)求，主模板則根據(jù)優(yōu)先級(jí)高低響應(yīng)中斷。

（2）總線向量中斷：中斷向量地址由從模板產(chǎn)生并經(jīng)過Multibus總線的數(shù)據(jù)線傳送給主模板；中斷源來自其它模板；中斷處理：1）一個(gè)或一個(gè)以上的中斷請(qǐng)求時(shí)，主模板就產(chǎn)生一個(gè)中斷請(qǐng)求的響應(yīng)信號(hào)INTA用以凍結(jié)中斷狀態(tài)；2）主模板啟動(dòng)中斷判優(yōu)邏輯，把判優(yōu)結(jié)果即高優(yōu)先級(jí)的中斷請(qǐng)求者的地址放在Multibus的地址線上，以選中該從模板；3）主模板發(fā)出第二個(gè)響應(yīng)信號(hào)INTA，使被選中的從模板的中斷控制邏輯向Multibus的數(shù)據(jù)線發(fā)送中斷向量地址4）主模板使用接收到的中斷向量轉(zhuǎn)入中斷服務(wù)程序。5）中斷向量為雙字節(jié)，可發(fā)出第三個(gè)響應(yīng)信號(hào)INTA，以獲取中斷向量的另外一個(gè)字節(jié)

5.3.5總線仲裁操作

設(shè)置總線仲裁器同步時(shí)鐘，各個(gè)多主模板內(nèi)的總線仲裁器同步運(yùn)行完成總線仲裁。（1）串行判優(yōu)串行判優(yōu)時(shí)序可判優(yōu)的模板數(shù)量滿足：

（2）并行判優(yōu)由74LSl48編碼器與8205三八譯碼器組成優(yōu)先權(quán)編碼譯碼電路

并行判優(yōu)時(shí)序并行判優(yōu)中延時(shí)主要由74LSl48與8205的編碼譯碼引起，確保時(shí)鐘周期結(jié)束前22ns把BPRN信號(hào)送到獲得總線使用權(quán)的主模板可接入的多主模板數(shù)目基本比串行判優(yōu)法多5.4STD總線STD總線是由美國的Pro-Log公司提出，經(jīng)Pro-Log公司與Mostek公司共同發(fā)展起來的一種工業(yè)微型計(jì)算機(jī)系統(tǒng)的總線標(biāo)準(zhǔn)。

1978年12月正式公布，1985年2月被IEEE協(xié)會(huì)接受為并行內(nèi)總線標(biāo)準(zhǔn)，稱為IEEE-P961，并作為標(biāo)準(zhǔn)總線給予推薦。

STD總線是一種適合工業(yè)現(xiàn)場(chǎng)控制與監(jiān)測(cè)用的微機(jī)的總線標(biāo)準(zhǔn)，特別適合用來組建小型自動(dòng)控制系統(tǒng)。5.4.1STD總線概述及特點(diǎn)STD總線的特點(diǎn)1、在STD信號(hào)線排列規(guī)范中，把電源線與地線緊靠在一起排列，置于模板及插座的兩邊，便于減小阻抗、蔽隔雜散噪聲干擾；2、STD總線標(biāo)準(zhǔn)采用地址線與數(shù)據(jù)線復(fù)用技術(shù)，可以適應(yīng)8位、16位多種微處理器，系統(tǒng)地址空間最高可達(dá)16MB。許多類型的微處理器引腳信號(hào)經(jīng)過簡(jiǎn)單邏輯變換就可以與STD總線接口，總線接口簡(jiǎn)單可靠；3、STD總線上設(shè)置有±5V、±12V等多種等級(jí)的電源線，可以給多種類型的模板提供電源，特別適合于高精度模擬量輸入輸出電路；STD總線只含56根信號(hào)線，總線上各信號(hào)有明確的時(shí)序關(guān)系，與其它總線標(biāo)準(zhǔn)相比，STD相對(duì)比較簡(jiǎn)單易學(xué)，容易掌握，應(yīng)用面廣；STD總線標(biāo)準(zhǔn)支持多微處理機(jī)系統(tǒng)；STD總線標(biāo)準(zhǔn)規(guī)定采用小型功能模板，每塊模板的幾何尺寸比較小，適用于存在機(jī)械振動(dòng)的場(chǎng)合，且組織系統(tǒng)靈活。由于功能模板小，模板功能比較單一，在模板印刷板電路的設(shè)計(jì)中其電磁兼容性可達(dá)到較高水準(zhǔn)，抗干擾能力強(qiáng)；

抗干擾防振動(dòng)抑噪聲接口簡(jiǎn)單支持多微處理器5.4.2STD總線的信號(hào)及其定義STD信號(hào)線分為數(shù)據(jù)總線、地址總線、控制總線、邏輯電源線、輔助電源線。1、數(shù)據(jù)總線(16根)

數(shù)據(jù)線為引腳7~14，加上8條地址線/數(shù)據(jù)線復(fù)用線16，18，20，22，24，26，28，30，共有16根數(shù)據(jù)總線，支持16位微處理器。2、地址總線(24根)

地址線為引腳15-30，加上7~14引腳的數(shù)據(jù)線/地址線復(fù)用線，共24根，最大尋址空間高達(dá)16MB。3、邏輯電源總線(6根)

引腳1~6為邏輯電源總線。其中(1，2)為±5V電源線，(3，4)為地線?？梢院喜⑹褂?，以減小阻抗，接較大負(fù)載。(5，6)為兩用端，可用來提供-5V邏輯偏壓或者接電池電源及備用電源。4、輔助電源總線(4根)

引腳53~56為輔助電源總線。它提供兩根地線及±12V電源。輔助電源向模擬通道功能模板供電。5、控制總線(22根)：按功能可分為五組。

(1)存儲(chǔ)器與I/O端口讀寫控制線(6根)

WR：寫控制線；RD：讀控制線。IORQ：I/O請(qǐng)求，有效時(shí)地址線上為I/O端口地址。MEMRQ：存儲(chǔ)器請(qǐng)求。有效時(shí)表示地址線上為存儲(chǔ)單元的地址。IOEXP：I/O擴(kuò)展：存儲(chǔ)器擴(kuò)展。用于擴(kuò)展地址范圍。當(dāng)這兩條線中某一條有效時(shí)，可以將另外一些信號(hào)線理解為地址線從而擴(kuò)大地址范圍，或者表示這時(shí)被訪問的不是原來對(duì)應(yīng)的存儲(chǔ)區(qū)，而是訪問一特殊區(qū)。(2)外設(shè)定時(shí)控制線（4根）STD總線適用于任何類型的8位/16位微處理器。STD總線中有4根外設(shè)定時(shí)控制線，使總線上微處理器與外設(shè)內(nèi)的微處理器協(xié)調(diào)工作。

REFRESH：刷新信號(hào)。用于動(dòng)態(tài)存儲(chǔ)器刷新。在無刷新的系統(tǒng)中，該信號(hào)可以是任一專用存儲(chǔ)器的控制信號(hào)。在只有靜態(tài)存儲(chǔ)器的系統(tǒng)中；該信號(hào)也可不用。它由現(xiàn)行主模板或分立的控制模板產(chǎn)生。MCSYNC：機(jī)器周期同步信號(hào)。在微處理機(jī)的每一機(jī)器周期中出現(xiàn)一次，表明一個(gè)機(jī)器周期的開始。它由現(xiàn)行主模板產(chǎn)生。STATUS0：狀態(tài)控制信號(hào)0。它由現(xiàn)行主模板產(chǎn)生，向外設(shè)提供輔助時(shí)序信號(hào)。STATUS1：狀態(tài)控制信號(hào)1。它由現(xiàn)行主模板產(chǎn)生，向外設(shè)提供輔助時(shí)序信號(hào)。該信號(hào)有效表示指令的提取。

(3)中斷及總線控制線(6根)控制線支持多微處理機(jī)及DMA的總線仲裁，進(jìn)行中斷控制。

BUSRQ：總線請(qǐng)求。由暫時(shí)主模板向永久主模板發(fā)出(經(jīng)集電極/漏極開路門上總線)。BUSAK：總線應(yīng)答。由永久主模板發(fā)出。INTRQ：中斷請(qǐng)求。由STD總線系統(tǒng)中現(xiàn)時(shí)的其它模板產(chǎn)生，去請(qǐng)求中斷(經(jīng)集電極/漏極開路門上總線)。INTAK：中斷響應(yīng)。由現(xiàn)時(shí)主模板產(chǎn)生，表示該主模板已準(zhǔn)備好響應(yīng)中斷。對(duì)矢量中斷，申請(qǐng)中斷的從模板在有效期間應(yīng)把中斷矢量放在數(shù)據(jù)線上。NMIRQ：不可屏蔽中斷請(qǐng)求(經(jīng)集電極/漏極開路門上總線)。它可由任何主模板和從模板產(chǎn)生。它是最高優(yōu)先級(jí)中斷。該中斷請(qǐng)求不可屏蔽，將強(qiáng)迫主模板進(jìn)入中斷服務(wù)程序。但在響應(yīng)時(shí)，主模板不理睬。WAITRQ：等待請(qǐng)求(經(jīng)集電極/漏極開路門上總線)。可由任何主模板或從模板產(chǎn)生。它將使現(xiàn)行主模板暫停并保持當(dāng)時(shí)操作狀態(tài)和地址線上有效地址，這正好用于在機(jī)器周期中插入等待周期。用于半同步總線使慢速存儲(chǔ)器及單步運(yùn)行可正常進(jìn)行操作。(4)串行優(yōu)先級(jí)鏈(菊花鏈)控制線(2根)串行優(yōu)先級(jí)鏈控制線用于中斷優(yōu)先級(jí)排隊(duì)及總線請(qǐng)求排隊(duì)。PCO：優(yōu)先級(jí)輸出。PCI：優(yōu)先級(jí)輸入。按優(yōu)先級(jí)高低，把優(yōu)先級(jí)高的模板的PCO接優(yōu)先級(jí)低的模板的PCI，由此形成菊花鏈。(5)時(shí)鐘及復(fù)位控制線(4根)SYSRESET：系統(tǒng)復(fù)位(經(jīng)集電極/漏極開路門上總線)。在上電或按下復(fù)位按鈕時(shí)將產(chǎn)生此信號(hào)，送到所有需要初始化的模板上去。PBRESET：按鈕復(fù)位(經(jīng)集電極/漏極開路門上總線)。該信號(hào)可由任何模板上的按鈕產(chǎn)生，作為系統(tǒng)復(fù)位的輸入。CLOCK：微處理機(jī)時(shí)鐘信號(hào)。由永久主模板產(chǎn)生，作為系統(tǒng)時(shí)鐘，用于系統(tǒng)同步。CNTRL：輔助定時(shí)信號(hào)。可由任何模板產(chǎn)生，作為一種特殊定時(shí)時(shí)鐘使用。該信號(hào)可以是時(shí)鐘的整數(shù)倍?？梢宰鳛橐粋€(gè)實(shí)時(shí)時(shí)鐘，也可以作為微處理機(jī)的外接時(shí)鐘。5.4.3STD總線標(biāo)準(zhǔn)的時(shí)序特性1、地址選擇信號(hào)的產(chǎn)生A0—A23，確定訪問的具體地址表示擴(kuò)展的存儲(chǔ)器或者擴(kuò)展的I/O地址空間區(qū)別是訪問內(nèi)存還是訪問I/O端口2、讀信號(hào)時(shí)序（從模板向主模板傳遞數(shù)據(jù)）圖5-13讀信號(hào)時(shí)序圖主模板確定的讀取數(shù)據(jù)時(shí)間tAR；主模板確定的讀數(shù)據(jù)建立時(shí)間tSRE

主模板決定的讀數(shù)據(jù)訪問時(shí)間tAREtAR=tARE—tSRE若從模板確定的讀取數(shù)據(jù)時(shí)間t‘AR，則主從模板匹配條件為：tAR≥t'AR3、寫信號(hào)時(shí)序（數(shù)據(jù)寫入存儲(chǔ)器或I/O端口）寫控制信號(hào)有效前，數(shù)據(jù)總線上的數(shù)據(jù)就應(yīng)出現(xiàn)且穩(wěn)定，并維持到寫控制信號(hào)結(jié)束可用的數(shù)據(jù)建立時(shí)間tSWD可用的數(shù)據(jù)保持時(shí)間tHWD若存儲(chǔ)器或I/O端口要求的寫數(shù)據(jù)建立和保持時(shí)間分別為t‘SWD，存儲(chǔ)器或I/O端口要求的寫數(shù)據(jù)為t’HWD

，則數(shù)據(jù)正確寫入條件為：tHWD≥t'HWD，tSWD≥t'SWD

5.4.4STD中斷優(yōu)先權(quán)判別中斷請(qǐng)求時(shí)，封閉右端從模板的中斷請(qǐng)求，置INTRQ有效，向主模板申請(qǐng)中斷主模板響應(yīng)從模板中斷請(qǐng)求從模板將中斷向量送數(shù)據(jù)總線，主模板讀取中斷向量，轉(zhuǎn)相應(yīng)的中斷服務(wù)程序1、多中斷源的串聯(lián)判優(yōu)圖5-17多中斷源的并聯(lián)判優(yōu)2、多中斷源的并聯(lián)判優(yōu)并行優(yōu)先權(quán)編碼譯碼由獨(dú)立的功能模板完成主模板響應(yīng)從模板中斷請(qǐng)求各從模板發(fā)出的中斷請(qǐng)求經(jīng)并行優(yōu)先權(quán)編碼譯碼器后產(chǎn)生高優(yōu)先權(quán)中斷源的中斷請(qǐng)求信號(hào)INTRQ送主模板編碼譯碼器收到INTAK后，把優(yōu)先權(quán)最高的中斷源對(duì)應(yīng)的中斷向量通過數(shù)據(jù)總線送主模板，主模板根據(jù)中斷向量轉(zhuǎn)相應(yīng)的中斷服務(wù)程序理5.4.5總線優(yōu)先級(jí)的仲裁STD總線支持多微處理機(jī)系統(tǒng)，一般采用主從結(jié)構(gòu)

1、總線串行判優(yōu)圖5-18總線串行判優(yōu)BRQ：總線請(qǐng)求BAI：總線應(yīng)答輸入BAO：總線應(yīng)答輸出

從模板必需配置有優(yōu)先邏輯單元，所有從模板的BAI和BAO串連成菊花鏈

總線串行判優(yōu)時(shí)序設(shè)備請(qǐng)求總線向主模板請(qǐng)求總線主模板響應(yīng)

請(qǐng)求取得總線控制權(quán)屏蔽總線請(qǐng)求2、總線并行判優(yōu)總線優(yōu)先權(quán)編碼譯碼器配置在單獨(dú)的功能模板上BRQ：總線請(qǐng)求BAI：總線應(yīng)答輸入5.5STD多微機(jī)系統(tǒng)STD總線多微處理器系統(tǒng)是開放型系統(tǒng)，采用積木式方法進(jìn)行組織，選用必要的功能模板，插入帶系統(tǒng)母板的機(jī)架中即組成了STD總線系統(tǒng)的硬件，再裝入必要的STD軟件、編制應(yīng)用軟件即構(gòu)成了STD應(yīng)用系統(tǒng)，只要加插模板就可以方便地進(jìn)行擴(kuò)充。1、STD常用功能模板(1)CPU模板(2)I/O擴(kuò)展模板：包括顯示器鍵盤模板，計(jì)數(shù)器/定時(shí)器模板，軟盤控制器模板，打印機(jī)模板，優(yōu)先權(quán)編碼譯碼模板、EGA/鍵盤模板及各種通信模板；(3)存儲(chǔ)器擴(kuò)展模板：主要包括各種容量的動(dòng)態(tài)RAM擴(kuò)展模板，靜態(tài)RAM擴(kuò)展模板，EPROM擴(kuò)展模板；(4)模擬量I/O模板，開關(guān)量I/O模板，數(shù)字量I/O模板；(5)系統(tǒng)母板及機(jī)箱機(jī)架：在用STD標(biāo)準(zhǔn)模板構(gòu)造STD開放型系統(tǒng)時(shí)，把選擇好的模板插在系統(tǒng)母板的總線插座上，把系統(tǒng)母板置于機(jī)箱機(jī)架上即可。STD產(chǎn)品系列提供可插接不同數(shù)量的系統(tǒng)母板，并提供配置有總線母板的機(jī)箱機(jī)架。(6)STD軟件：STD產(chǎn)品系列提供了豐富的軟件，如STD-DOS，STD-LIB，STD總線軟件，STD專用軟件，STD實(shí)用程序等。(7)其它：包括STD各種輔助模板、輔件、電源、電纜以及STD開發(fā)系統(tǒng)及編程器等2、STD多微機(jī)系統(tǒng)的通信機(jī)制

根據(jù)通信方法及通信結(jié)構(gòu)，STD多微機(jī)系統(tǒng)的通信機(jī)制可以分為三類：采用SIO通信法的串行總線STD多微機(jī)系統(tǒng)；采用PIO通信法的主從PIO式STD多微機(jī)系統(tǒng)；采用公用總線共享存儲(chǔ)區(qū)通信法的多主STD總線系統(tǒng)。（1）串行總線STD多微機(jī)系統(tǒng)通信接口：（1）由串行接口芯片(SIO)如8251構(gòu)成的功能模板；（2）由主模板上的串行通信接口構(gòu)成（2）主從PIO式STD多微機(jī)系統(tǒng)

智能外設(shè)：帶局部總線的微機(jī)子系統(tǒng)

I/O接口：STD總線標(biāo)準(zhǔn)與局部總線標(biāo)準(zhǔn)不同，I/O接口把STD總線標(biāo)準(zhǔn)信號(hào)變換為普通的并行I/O接口(PIO)信號(hào)，可以選用STD產(chǎn)品系列中的SBX-PIO型I/O連接器也可以采用帶有8080微處理器、局部總線、雙端口共享存儲(chǔ)器的智能從模板，實(shí)現(xiàn)主模板與智能從模板之間的雙端口共享存儲(chǔ)區(qū)通信（3）多主STD總線系統(tǒng)

前面的兩種STD多微機(jī)系統(tǒng)中的每臺(tái)微機(jī)自成一個(gè)完整的獨(dú)立子系統(tǒng)，并不是真正的并行多微處理機(jī)系統(tǒng)，不適合于處理耦合程度高的任務(wù)。

多主微處理器模板研制成功，可構(gòu)建多主STD總線系統(tǒng)后，STD總線標(biāo)準(zhǔn)才真正成為支持多微處理機(jī)的總線標(biāo)準(zhǔn)，多主STD系統(tǒng)才能夠進(jìn)行并行處理。多主CPU模板之所以可用來建立真正的并行多微處理機(jī)系統(tǒng)關(guān)鍵在于多主控制器，多主控制器是由可編程序陣列PAL開發(fā)而