西安交通大學(xué)17年9月課程考試《數(shù)字電子技術(shù)》作業(yè)考核試題

西安交通大學(xué)17年9月課程考試《數(shù)字電子技術(shù)》作業(yè)考核試題1.程序控制中，常用計(jì)數(shù)器電路作定時(shí)器。2.標(biāo)準(zhǔn)TTL門(mén)關(guān)門(mén)電平之值為0.8V。3.在環(huán)形振蕩器中，為了降低振蕩頻率，通常在環(huán)形通道中串入RC環(huán)節(jié)。4.如要將一個(gè)最大幅度為9.99V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求ADC的分辨率小于0mV，最少應(yīng)選用10位ADC。5.數(shù)字系統(tǒng)中，能實(shí)現(xiàn)精確定時(shí)的電路是單穩(wěn)態(tài)觸發(fā)器。6.門(mén)電路輸入端對(duì)地所接電阻R≥RON時(shí)，相當(dāng)于此端接邏輯“1”。7.TTL與非門(mén)閾值電壓UT的典型值是1.4V。8.2007個(gè)連續(xù)異或的結(jié)果是1。9.用卡諾圖化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)時(shí)，若用圈1法，在包圍圈內(nèi)的×是按1處理；在包圍圈外的×是按0處理。10.TTL電路中，OC門(mén)能實(shí)現(xiàn)“線(xiàn)與”邏輯。11.門(mén)級(jí)組合電路是指由各種門(mén)電路組成且無(wú)反饋線(xiàn)的電路。12.555構(gòu)成的多諧振蕩器中，還可通過(guò)改變C-U端電壓值使振蕩周期改變。13.三態(tài)寄存器的輸出使能信號(hào)無(wú)效時(shí)，寄存器輸出為高阻狀態(tài)。14.把模擬量轉(zhuǎn)換成為相應(yīng)數(shù)字量的轉(zhuǎn)換器件稱(chēng)為DAC。30.通過(guò)使用復(fù)合擴(kuò)展，可以將1M×4的DRAM芯片擴(kuò)展為4M×8的存儲(chǔ)器。1.A+AB=A+B是錯(cuò)誤的。2.觸發(fā)器中存在連續(xù)空翻現(xiàn)象的是鐘控的觸發(fā)器。3.施密特觸發(fā)器的特點(diǎn)是電路具有兩個(gè)穩(wěn)態(tài)且每個(gè)穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。4.位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有兩種。5.函數(shù)F連續(xù)取00次對(duì)偶后，F(xiàn)不變。6.D/A的含義是數(shù)字轉(zhuǎn)模擬。7.D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。8.三態(tài)門(mén)輸出為高阻時(shí)，其輸出線(xiàn)上電壓為低電平。9.兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱(chēng)為全加，所用的電路為全加器。10.已知邏輯AB=AC，則B=C。11.TTL與非門(mén)與CMOS與非門(mén)的邏輯功能不一樣。12.前進(jìn)位加法器比串行進(jìn)位加法器速度快。13.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0不成立。14.RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。15.主從RS觸發(fā)器在CP=1期間，R、S之間存在約束。16.正“與非”門(mén)也就是負(fù)“或非”門(mén)。17.八位二進(jìn)制數(shù)可以表示256種不同狀態(tài)。18.二進(jìn)制數(shù)00和二進(jìn)制代碼00不表示相同的十進(jìn)制數(shù)。19.優(yōu)