哈理工電子技術數(shù)字部分

哈理工電子技術數(shù)字部分

教學內(nèi)容：

0、概述（1）邏輯代數(shù)（2）二進制表示法（3）二進制代碼

1、基本概念、公式與定理（1）基本與常用邏輯運算（2）公式與定理

2、邏輯函數(shù)的化簡方法（1）標準式與最簡式（2）公式化簡法（3）圖形化

簡法（4）具有約束的函數(shù)的化簡

3、邏輯函數(shù)的表示方法及其相互轉換（1）幾種表示方法（2）幾種表示法

的相互轉換

重點難點：

邏輯代數(shù)的公式、定理及應用

邏輯函數(shù)各類表示方法及其相互轉換

邏輯函數(shù)的化簡（包含具有約束的函數(shù)）

教學要求：

掌握邏輯函數(shù)四種表示方法，能熟練地相互轉換，會根據(jù)輸入畫輸出波形；

掌握邏輯函數(shù)兩種化簡方法，正確懂得約束條件，并能在化簡中熟練運用。

一、單項選擇題

1、數(shù)字電路中的工作信號為（）。

（a）隨時間連續(xù)變化的電信號（b）脈沖信號（c）直流信號

2、F=A吩CD的“與非”邏輯式為（）。

（a）F=~ABCD（b）F=ABCD（c）F=（AB）（CD）

3、圖示邏輯電路的邏輯式為（）o

（a）F=AB+AB（b）F=AB+AB（c）F='AB+AB（d）F^AB-AB

4、下列邏輯符號中，能實現(xiàn)產(chǎn)=初+4石邏輯功能的是()。

A_&A_A_=1

FFF

BB___B___

(a)(b)(c)

5、邏輯圖與輸入46的波形如圖所示，分析當輸出廠為“0”

的時刻應是()o

6、邏輯式/=,6價/叱C,化簡后為()。

(a)F=AB+BC(b)F=AaAB(c)F=AaBC

7、邏輯符號如圖所示，表示“與”門的是()。

(c)(d)

8、邏輯圖與輸入48的波形如圖所示，分析在打時刻輸出

F為()。

(a)“1”(b)“0”(c)不定

力

B

9、邏輯圖與輸入43的波形如圖所示，分析在打時刻輸出

F為(

(a)“1”(b)“0”(c)任意

A

B

10、邏輯符號如圖所示，其中表示“非”門的是()0

(c)(d)

二、非客觀題

1.一數(shù)字信號的波形如圖1.1.1所示，試問該波形所代表的二進制數(shù)是什么？

12345678

解:

2.將下列十進制數(shù)轉換為二進制數(shù)、八進制數(shù)、十六進制數(shù)與8421BCD碼(要求

轉換誤差不大于2")：

(1)43(2)127(3)254.25(4)2.718

解：

3.將下列每一二進制數(shù)轉換為十六進制碼:

(1)101001B(2)11.01101B

解：

4.將下列十進制轉換為十六進制數(shù)：

(1)500D(2)59D(3)0.34D(4)1002.45D

解：

5.將下列十六進制數(shù)轉換為二進制數(shù):

(1)23F.45H⑵A040.51H

解：

6.將下列十六進制數(shù)轉換為十進制數(shù)：

(1)103.2H(2)A45D.0BCH

解：

7.用邏輯代數(shù)證明下列不等式

(a)A+AB^A+B(b)ABC+ABC+ABC=AB+AC

(c)A+ABC+ACD+{^+D)E=A+CD+E

8.用代數(shù)法化簡下列等式

(a)AB(BC+A)(b)(A+8)(A耳)

(c)ABC(B+C)(d)A+ABC+ABC+CB+CB

(e)AB+AB+AB+AB(f)(A+B)+(A+B)+(AB)-(AB)

(g)(A+B+CKA+B+C)(h)ABC+ABC+ABC+A+BC

(i)AB+(A+B)0)B+ABC+AC+AB

(k)ABCD+ABD+BCD+ABCD+BC(1)AC+ABC+BC+ABC

(m)AB+ABC+A(B+AB)

9.將下列各式轉換成與-或者形式

(a)A十8十C十。(b)A+B+C+D+C+D+A+D(c)AC-BD-BC-AB

10.利用與非門實現(xiàn)下列函數(shù)

(a)L=AB+AC(b)L=O(A+C)(c)L=(A+B)(C+￡>)

11.用卡諾圖法化簡下列各式

(a)AC+ABC+BC+ABC

(b)ABCD+ABCD+AB+AD+ABC

(c)(AB+BD)C+BD(AC)+D(A+B)

(d)ABCD+D(BCD}+(A+C)BD+A(B+C)

(e)L(A,B,C,D)=￡加(3,4,5,6,7,8,9,10,12,13,14,15)

⑴￡(A,B,C,D)=￡m(0,1,2,5,6,7,8,913,14)

(g)L(A,B,C,D)=^w(0,1,4,6,9,13)+￡d(2,357,lU5)

(h)L(A,B,C,￡>)=^m(0,13,14,15)+J(l,2,3,9,10,l1)

12.電路如圖所示，“1”表示開關閉合，“0”則表示斷開；“1”表

示燈尸亮，“0”則表示燈熄。試寫出廠的邏輯式。

13.畫出F=AB+U+B)C的邏輯圖，列出其邏輯狀態(tài)表。

14.邏輯狀態(tài)表如下所示,其輸入變量為46,C,輸出為S,

試寫出S的邏輯式。

ABCS

0000

0011

0101

0110

1001

1010

1100

1111

15、邏輯電路如圖所示，寫出邏輯式，并化簡為最簡與或者表

達式。

門電路

教學內(nèi)容：

1、半導體二極管、三極管與MOS管開關特性

（1）理想開關的開關特性（2）半導體二極管開關特性（3）半導體三極管開關特

性（4）M0S管開關特性

2、分立元件門電路（1）二極管與門，或者門（2）三極管非門

3、CMOS門電路（l）CMOS反相器（2）CM0S與非門、或者非門、與門與或者門（3）

COMS與或者非門與異或者門（4）COMS傳輸門、三態(tài)門、漏極開路門

4、TTL集成門電路（1）TTL反相器（2）TTL與非門、或者非門、與門、或

者門、與或者非門與異或者門（3）TTL集電極開路門與三態(tài)門

重點難點：

各類TTL門電路符號，功能及其描述方法

教學要求：

1.掌握常見TTL門電路及CMOS門電路符號，結構特點，功能及表示方法

2,熟悉分立元件構成的各類門電路熟悉二極管的鉗位作用，熟悉邏輯門的扇出系數(shù)、

開門電平、關門電平、抗干擾容限的概念。

3.懂得TTL基本與非門的結構與工作原理及傳輸特性。

4.懂得MOS與非門與或者非門電路，懂得CMOS傳輸門與模擬開關。

5.掌握TTL門、CMOS門多余輸入端的處理，掌握OC門、三態(tài)門使

用特點。

一、單項選擇題

1、數(shù)字電路中晶體管大多工作于（）o

（a）放大狀態(tài)（b）開關狀態(tài)（c）擊穿狀態(tài)

2、TTL與非門的扇出系數(shù)是（）。

（a）輸出端允許驅動各類型門電路的最大數(shù)目

（b）輸出端允許驅動同類型門電路的最小數(shù)目

（c）輸出端允許驅動同類型門電路的最大數(shù)目

3、晶體管的開關作用是（）。

（a）飽合時集一射極接通，截止時集一射極斷開

（b）飽合時集一射極斷開，截止時集一射極接通

（c）飽合與截止時集一射極均斷開

4、在MOS門電路中，CMOS門電路的主要缺點是（）。

（a）靜態(tài)電流大（b）輸出幅度?。╟）工藝復雜，成本較高

5、邏輯圖與輸入48的波形如圖所示，分析在訂時刻輸出產(chǎn)為（）。

(a)0(b)1（c）不定

6、場效應管門電路如圖所示，該電路為（）,.

（a）“與非”門（b）“非”門（c）“或者”門

7、邏輯電路如圖所示，輸入4="1”,8="1”，仁“0”，則輸出少為（）。

（a）高阻狀態(tài)(b)“1”(c)“0”

4^&F

--Vo---O

|—EN

1

IC

8、TTL三態(tài)輸出“與非”門電路與TTL“與非”門電路的

區(qū)別是（）o

（a）多一個輸入端⑹多一個輸出端（c）多一只二極管

9、CMOS門電路的靜態(tài)功耗（）o

（a）大（b）?。╟）等于零

10、邏輯電路如圖所示，則輸出廠=()o

則尸為()o

(a)AB+AB(b)AB(c)高阻狀態(tài)

12、圖示門電路為(

(c)“非”門

二、非客觀題

漏

1、在圖中，Gl、G2、G3是0C門，0C門輸出高電平V0ll^3V時的

流

電流IOH=1OOUA,其輸出低電平V?.W0.4V時的最大負載電

I,.M=16mA；負載門是二輸入端TTL與非門，它們的低電平輸入

電流為Iu4.4mA、高電平輸入電流LH=40uA,V=5V,I

cc1=2

k。，求此線與輸出能帶動多少個這樣的負載門。

2、計算圖示電路中2輸入或者非門Gi能驅動多少個同樣的或者非門電路。已知或者

非門的

低電平輸出電流最大值701.（皿）=16血\,高電平輸出電流最大值如*=-0.4mA,

高電平輸入電流最大值九（皿）=40口A,低電平輸入電流最大值人.（皿產(chǎn)T.6mAo

ri1

3、圖示接口電路中，已知三極管的￡為100,導通時九=0.7V,飽與壓降為

展=0.IV；R=4.7kQoOC門同意的最大負載電流為九=10mA,

這時輸出的低電平％=0.IVo0C門輸出三極管截止時的漏電流為加W200uAo

TTL門電路的低電平輸入電流為/?=-1.5mA,高電平輸入電流為九=20uA。

(1)要求三極管反相器輸出的高電平大于3.5V,低電平低于0.3V,試計算電阻兄

的取值范圍。

(2)若將0C門改為推拉式輸出的與非門，會發(fā)生什么問題？

組合邏輯電路

教學內(nèi)容：

1、組合電路的基本分析方法與設計方法

2、加法器與數(shù)值比較器

3、編碼器與譯碼器

4、數(shù)據(jù)選擇器與分配器

5、用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)

（1）用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)

（2）用譯碼器實現(xiàn)組合邏輯函數(shù)

6、組合電路中的競爭冒險

（1）競爭冒險概念及成因

（2）消除競爭冒險的方法

重點難點：

組合電路分析方法，組合電路設計方法

常用組合電路部件功能與應用

教學要求：

1.掌握組合電路分析方法，能熟練地對給定電路進行分析，并能用各類表示方法表

達其功能

2.掌握組合電路設計的通常步驟，能根據(jù)要求設計簡單組合電路

3.掌握常用組合電路部件功能，會用譯碼器數(shù)據(jù)選擇器ROM,PLA實現(xiàn)所需

4.正確懂得組合電路中競爭冒險產(chǎn)生原因，熟悉消除的常用方法

一、單項選擇題

1、邏輯狀態(tài)表如下所示，指出能實現(xiàn)該功能的邏輯部件是（）。

（a）二進制譯碼器（b）十進制編碼器（c）二進制編碼器

輸輸出

入~

￥oO

￥O1

￥io

X11i

2、邏輯電路如圖所示，其全加器為()。

(b)

3、二進制編碼表如下所示，指出它的邏輯式為()o

(a)B=及+啟4=八+均(b)B=YQ+Y\4=及+啟(c)B=及+為/=%+及

輸出

輸

BA

入

￥00

X01

10

￥11

4、邏輯狀態(tài)表如下所示，指出能實現(xiàn)該功能的邏輯部件是()。

(a)十進制譯碼器(b)二進制譯碼器(C)二進制編碼器

輸入輸出

BA為n為為

001000

010100

100010

|1|i|o|o|o|1I

5、圖示為采用共陰極數(shù)碼管的譯碼顯示電路，若顯示碼

數(shù)是2,譯碼器輸出端應為()o

(a)所b=d=e="1",g=c=f="0"

(b)8Fk*e=g="0",="1"

(a)F^AB+AB(b)F=AB+~AB

(c)F='AB+AB(d)F^AB-AB

7、全加器的邏輯符號如圖所示,當月片“0"，Bj="0”,Ci-1=

“0”時，C/與N?分別為()。

(a)6=1S=0(b)Q=0Sj=0(c)6=1S=1

￡

a-------——s

4--------

6T-------cico-------G

8、邏輯電路如圖所示,全加器為（)?

（C）

9、邏輯電路如圖所示，由其邏輯功能判斷應為（）。

（a）二進制編碼器⑹二進制譯碼器（c）十進制編碼器

10、二一十進制顯示譯碼器用于將二進制代碼譯成（）。

（a）-—十進制數(shù)字（b）十進制數(shù)字（c）二進制數(shù)字

11、半加器邏輯符號如圖所示，當代“1”，層“1”時，。與S分

別為（）。

（a）C=0S=0（b）C=0S=1（c）C=1S=0

工一工s

B——COc

12、編碼器的邏輯功能是()。

(a)把某種二進制代碼轉換成某種輸出狀態(tài)

(b)將某種狀態(tài)轉換成相應的二進制代碼

(c)把二進制數(shù)轉換成十進制數(shù)

13、已知二位二進制譯碼器的狀態(tài)表，用“與”門實現(xiàn)譯碼的

電路為()。

輸入輸

BA%X￥K

001000

010100

100010

110001

(C)

14、采用共陽極數(shù)碼管的譯碼顯示電路如圖所示，若顯示

碼數(shù)是1,譯碼器輸出端應為()。

(a)a="0"，b=c=“1"，d=e=f=g=“0”

(b)a=6="1"，c="0"，d=e=f=g="0”

(c)爐“1"，樂c="0"，d=e=f=g="1”

u

。

c

3

A

用與TP實現(xiàn)二進制編碼的電路為

F

T。

（

器為

全加

，其

所示

如圖

電路

邏輯

16、

）。

(b)

17、全加器的邏輯狀態(tài)表為（)o

4GJGs

00000

0010i

0100i

01110

10001

10110

11010

11111

(a)

ABcs

0000

0101o1

1001°

1110LJLJU_l

(b)(c)

18、若把某一全加器的進位輸出接至另一全加器的進位

輸入，則可構成（)0

(a)二位并行進位的全加器

(b)二位串行進位的全加器

(c)一位串行進位的全加器

二、非客觀題

1、畫出AB+U+B)C的邏輯圖。

2、七段顯示譯碼器與共陰極LED管相連，已知其狀態(tài)表,

試依序寫出所顯示的字形。

步輸出

輸入

序DCBAabcdefg

100010110111

200101111110

300111100111

401001001111

a

f||b

egc

3、某邏輯電路的狀態(tài)表如下，其輸入變量為4區(qū)G輸出為尸，

試寫出廠的邏輯式。

ABCF

0000

0010

0100

0110

1000

1010

1100

1111

4、畫出F=AI3+U+&C的邏輯圖,列出其邏輯狀態(tài)表。

5、邏輯電路如圖所示，當開關S撥在“1”位時，七段共陰

極顯示器顯示何種字符（未與開關S相連的各“與非”門

輸入端均懸空）。

6、試分析圖所示邏輯電路的功能。

7、分析圖所示邏輯電路的功能。

8、試用2輸入與非門與反相器設計一個4位的奇偶校驗器，即當4位數(shù)中有奇數(shù)

個1時輸出為0,否則輸出為1。

9、某雷達站有3部雷達A、B、C,其中A與B功率消耗相等，C的功率是A的功率

的兩倍。這些雷達由兩臺發(fā)電機X與Y供電，發(fā)電機X的最大輸出功率等于雷達A

的功率消耗，發(fā)電機Y的最大輸出功率是X的3倍。要求設計一個邏輯電路，能夠

根據(jù)各雷達的啟動與關閉信號，以最節(jié)約電能的方式啟、停發(fā)電機。

10、寫出圖中輸出件、R、F：；的邏輯函數(shù)式并用卡諾圖法化

為最簡與一或者式。圖中74LS42是二一十進制譯碼器，其邏輯

功能是將輸入BCD碼的10個代碼譯成10個低電平輸出信號，

具有拒絕偽碼的功能，其邏輯式為：Y.=MNOP,=MNOP,…,

Y9=MNOP。

11、已知雙4選1數(shù)據(jù)選擇器74LS153的邏輯式為：

匕=S]?（DIO（A1A＞）+Ni（AA＞）+O/AA））+。13（4A1）|‘

Y2=S21%W4）+分區(qū)4）+

請用它產(chǎn)生邏輯函數(shù)：F=ACD+~ABCD+BD+BCD,畫在圖中，允

許使用必要的門電路，A]、A。已經(jīng)接上了B與C。

--------------------——

A74LS153'

A,o

SjDioD11D12D1352~1)20D21口22口23

Q3

12、用CT74LS151型8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)式

Y^AB+BC+CA0CT74LS151的框圖與功能表如圖所示。

選擇選通輸出

A2AiAoSY

X義X10

1

0000Do

0010D,

—A2Y

0100A,CT74LS151

D2—

—AoSD?DgD5D4D3D2DiDo

0110D：)

1000D,111111111

1010D5

1100

D6

1110

D7

13、用下圖所示集成二進制譯碼器74LS138與與非門實現(xiàn)一

組邏輯函數(shù)F二竺—~

Y2=ABC+BC+ABC

當S1=l,S2+m=0時，譯碼器74LS138處于工作狀態(tài)。

否則譯碼器被禁止

其中：「=444匕=高4,■=4AA匕=&AA

丫4=&A1A)丫5=A2AAi%=&&&匕=444

YoY,Y2Y3Y4Y5Y6Y7

74LS138

AoA>AcS.SiSo

觸發(fā)器

教學內(nèi)容：

l、基本觸發(fā)器（I）用與非門構成的基本觸發(fā)器（2）用或者非門構成的基本觸發(fā)

器（3）集成基本觸發(fā)器D/A轉換要緊參數(shù)

2、同步觸發(fā)器（I）同步RS觸發(fā)器（2）同步D觸發(fā)器

3、主從觸發(fā)器（I）主從RS觸發(fā)器（2）主從JK觸發(fā)器

4、邊沿觸發(fā)器（I）邊沿D觸發(fā)器（2）邊沿JN觸發(fā)器

5、時鐘觸發(fā)器的功能分類及轉換（I）功能分類（2）不一致類型的轉換

6、觸發(fā)器邏輯功能表示方法及轉換（I）功能表示方法（2）各類表示法間的轉換

重點難點：觸發(fā)器基本特性與按邏輯功能的分類，觸發(fā)器不一致結構及其動作特點,

觸發(fā)器的轉換方法。

教學要求：

I.掌握觸發(fā)器的基本特點，不一致功能觸發(fā)器狀態(tài)變換規(guī)律，熟知各類功能描述方

法。

2.正確懂得不一致結構的不一致動作特點，會根據(jù)輸入波形畫出輸出波形。

3.明白常見的幾種觸發(fā)器轉換成其它功能觸發(fā)器的方法。

一、單項選擇題

1、在小)=5D="1”時，基本RS觸發(fā)器()。

(a)置“0”(b)置“1”(c)保持原狀態(tài)

2、邏輯電路如圖所示，當他=力=登廬"1”時，C脈沖來到后可

控RS觸發(fā)器的新狀態(tài)為()。

3、觸發(fā)器輸出的狀態(tài)取決于()。

(a)輸入信號(b)電路的原始狀態(tài)(c)輸入信號與電路的原始狀態(tài)

4、分析下面邏輯電路圖中G/4的波形。當初始狀態(tài)為“0”

時，輸出0端是“0”的瞬間為()。

(a)4(b)4(c)%

5、邏輯電路如圖所示，分析圖中C,/｛的波形。當初始狀態(tài)

為"0"時，輸出0是“1”的瞬間為（）。

(a)tx(b)(c)&

6、邏輯電路如圖所示，4="0”時，C脈沖來到后D觸發(fā)器（）。

（a）具有計數(shù)器功能⑹置“0”(c)置“1”

7、觸發(fā)器連接如下圖所示，則具有（）。

（a）T觸發(fā)器功能（b）D觸發(fā)器功能（c）T'觸發(fā)器功能

8、T觸發(fā)器的狀態(tài)表為（）。

T。汁1T。加1T。加］

000Qn0

1

11Q,1Qn

(a)(b)(c)

9、可控RS觸發(fā)器拘狀態(tài)表為()。

SR

5b仲。加15b仲Q(mào)廿1fe+1

00Q10000Q“

010010010

10111不10i

變

11或00不11不

定定

(a)(b)(c)

10、邏輯電路如圖所示，它具有()。

(a)D觸發(fā)器功能(b)T觸發(fā)器功能(c)T'觸發(fā)器功能

11、某主從型JK觸發(fā)器，當J=K="1”時，C端的頻率/^OOHz,則Q

的頻率為()。

(a)200Hz(b)400Hz(c)100Hz

12、邏輯電路如圖所示，輸入為％Y,同它功能相同的是()。

(a)可控RS觸發(fā)器(b)JK觸發(fā)器(c)基本RS觸發(fā)器

(d)T觸發(fā)器

13、下圖邏輯電路如圖所示，分析幻，題的波形，當初始狀

態(tài)為“0”時，輸出0是“1”的瞬間為()。

(a)fl(b)t2(c)t3

14、邏輯電路如圖所示，力JO”時，C脈沖來到后JK觸發(fā)器()0

(a)具有計數(shù)功能⑹置“0”(c)置“1”(d)保持原狀態(tài)

15、邏輯電路如圖所示，分析。的波形，當初始狀態(tài)為“0”時,

輸出0是“0”的瞬間為()。

(a)t\(b)t2(c)亡3

二.非客觀題

1、設觸發(fā)器的初始狀態(tài)為“0”，已知C脈沖及各輸入的波

形，試畫出觸發(fā)器輸出0的波形。圖1為可控RS觸發(fā)器，圖2

為維持阻塞〃觸發(fā)器圖3為主從JK觸發(fā)器。

-c>C

RQ

圖2陽

c

_TLrLrLTLcj-un_nj_Lf_TLTLJT_rL

I----------------1I--------1QJ.------------,---------,

S_]

R

2、基本RS觸發(fā)器m勺初始狀態(tài)為“0”，根據(jù)給出的時與國的

波形，試畫出0的波形，并列出狀態(tài)表。

0soQ

3、過流保護電路如圖所示，試分析其工作原理（設二極管

的管壓降%=0.6V,門電路的關門電平為0.8v,開門電平

為1.4V）。

4、分析圖所示電路的功能，列出真值表。

5、如圖5.1.6所示的觸發(fā)器的CP、R、S信號波形如圖所示，畫出Q與。的波形,

設初態(tài)Q=0。

CP

R

S

6、由與或者非門構成的同步RS觸發(fā)器如圖所示，試分析其工作原理并列出功能表。

7、設主從JK觸發(fā)器的初始狀態(tài)為0,CP、J、K信號如圖所示，試畫出觸發(fā)器Q端

的波形。

8、邏輯電路如圖所示，已知CP與A的波形，畫出觸發(fā)器Q端的波形，設觸發(fā)器的

初始狀態(tài)為0o

解：

9、用適當?shù)倪壿嬮T，將D觸發(fā)器轉換成T觸發(fā)器、RS觸發(fā)器與JK觸發(fā)器。

解：

時序邏輯電路

教學內(nèi)容：

1、時序電路的基本分析與設計方法

（1）基本分析方法（2）基本設計方法

2、計數(shù)器

（1）特點與分類（2）二進制計數(shù)器（3）十進制計數(shù)器（4）N進制計數(shù)器

3、寄存器

（1）寄存器的要緊特點與分類（2）基本寄存器（3）移位寄存器（4）移位寄

存器型計數(shù)器

4、順序脈沖發(fā)生器（1）通常步驟（2）設計舉例

重點難點：

掌握時序電路的特點與分析方法，能熟練地根據(jù)給定電路，用各類方法分析電路功

能，畫出狀態(tài)出表與狀態(tài)圖時序圖。

教學要求：

1.掌握時序邏輯電路的定義及同步時序電路的分析與設計方法與通常步驟。

2.懂得時序電路各方程組（輸出方程組、驅動方程組、狀態(tài)方程組），狀態(tài)轉換表、

狀態(tài)轉換圖及時序圖在分析與設計時序電路中的重要作用。

3.熟知計數(shù)器、寄存器、移位寄存器等常見時序電路功能特點，會用集成計數(shù)器構

成任意進制計數(shù)器。

一.單項選擇題

2、時序邏輯電路如圖所示，原狀態(tài)為“00”，當送入兩個。

脈沖后的新狀態(tài)為()o

(a)00(b)11(c)10

3、某計數(shù)器最大輸入脈沖數(shù)為12,組成該計數(shù)器所需最

少的觸發(fā)器個數(shù)為()o

(a)2(b)3(c)4

4、一位十進制計數(shù)器由()位二進制計數(shù)器組成。

(a)2(b)3(c)4

5、邏輯電路如圖所示，當力="0"，B="l”時，C脈沖來到后。

觸發(fā)器()。

(a)具有計數(shù)功能⑹保持原狀態(tài)(c)置“0”(d)置“1”

6、寄存器與計數(shù)器的主要區(qū)別是()o

(a)寄存器具有記憶功能，而計數(shù)器沒有

(b)寄存器只能存數(shù)，不能計數(shù)，計數(shù)器不僅能連續(xù)計數(shù)，也能存數(shù)

(c)寄存器只能存數(shù)，計數(shù)器只能計數(shù)，不能存數(shù)

7、移位寄存器與數(shù)碼寄存器的區(qū)別是()。

(a)前者具有移位功能，后者則沒有

(b)前者不具有移位功能，后者則有

(c)兩者都具有移位功能與計數(shù)功能

8、如圖所示時序邏輯電路為（）。

（a）同步二進制計數(shù)器（b）數(shù)碼寄存器（c）移位寄存器

QQ，

孰R,Q)R%

9、分析某時序邏輯電路的狀態(tài)表，判定它是（）o

（a）移位寄存器（b）二進制計數(shù)器（c）十進制計數(shù)器

c0aQ)

0000

1001

2011

3111

4110

5100

6000

10、時序邏輯電路如圖所示，原狀態(tài)為“10”，當送入一個。脈

沖后的新狀態(tài)為（）。

（a）“10”（b）“01”（c）“11”

八D

Q,J,--------」Q)Jo------------------------------"10"

Q)Ko

11、如圖所示時序邏輯電路為（）。

（a）異步二進制計數(shù)器（b）異步十進制計數(shù)器（c）同步十進制計數(shù)器

QftO.Q.

12、如圖所示時序邏輯電路為（）。

（a）計數(shù)器（b）寄存器（c）譯碼器

13、分析時序邏輯電路的狀態(tài)表，判定它是（）。

（a）減法計數(shù)器（b）移位寄存器（c）加法計數(shù)器

14、計數(shù)器是一種（）o

(a)組合邏輯電路（b）時序邏輯電路（c）脈沖整形電路

15、寄存器是一種（）0

（a）存放數(shù)碼的時序邏輯電路

（b）實現(xiàn)計數(shù)的時序邏輯電路

（c）實現(xiàn)編碼的組合邏輯電路

16、同步計數(shù)器與異步計數(shù)器的不同點是（）。

(a)前者各觸發(fā)器是同步進位的，后者則不同步

(b)前者由JK端接受計數(shù)信號,后者則由時鐘脈沖端接受

計數(shù)信號

（c）前者計數(shù)慢，后者計數(shù)快

二.非客觀題

1、列出邏輯電路圖的狀態(tài)表,寫出輸出尸的邏輯式。已知。脈

沖的波形圖，畫出。及尸的波形，若。脈沖頻率為1kHz,

計算產(chǎn)的脈寬％與周期7（設觸發(fā)器初始狀態(tài)為“00”）。

?_________________________________

2、已知邏輯電路圖及。與〃的波形。試畫出輸出端％Y的波形

（各觸發(fā)器初始狀態(tài)為"0”）。

Y

3、已知邏輯電路圖Co，G脈沖的波形如圖所示，試畫出

4,0的波形。（設?！?，。的初始狀態(tài)均為“0”）0

cJ-LTLTU-L

4、已知邏輯電路圖及c,SD，RD的波形，試畫出輸出Qo,0

的波形（設Q）,0的初始狀態(tài)均為"0”）o

*T

Q1__

2,

5、邏輯電路圖及。脈沖的波形如圖所示，試畫出輸出

0的波形，并列出其狀態(tài)表，說明它的邏輯功能（設Qo,

0的初始狀態(tài)均為“1”）。

c^LTLTLJrL

Q)-------------------------

Q-------------------------

6、邏輯電路如圖所示，列出狀態(tài)表，已知。脈沖波形，畫

出輸出。的波形，判斷該計數(shù)器是加法還是減法？是

異步還是同步？（設Qo，0的初始狀態(tài)均為“00”）o

Rn

7、已知邏輯電路圖與輸入力，8的波形，試畫出兩觸發(fā)

器輸出為，0的波形（設。°，0初始狀態(tài)均為“0”）o

D，Q，._run_rLTL

>c_￡

---------O及6A&Q°———?_n_TTTT_r

____Q

--------------------------------------------------------------⑷____________________

8、已知邏輯電路圖及其。脈沖波形。試列出邏輯圖的狀

態(tài)表，并判斷是幾進制，加法還是減法？同步還是異

步？（設。2，Qi，Qo的初始狀態(tài)均為“0”）。

。22.aC