2024年芯片工程師崗位職責(zé)16篇

2024年芯片工程師崗位職責(zé)16篇

目錄

芯片asic設(shè)計(jì)工程師職位描述與崗位職責(zé)任職要求

職位描述：

工作職責(zé)：

1、為公司芯片提供asic設(shè)計(jì)（pd/dft/dfr/dfm）和工藝開(kāi)發(fā)

2、負(fù)責(zé)芯片asic設(shè)計(jì)平臺(tái)建設(shè)，提高效率；

3、負(fù)責(zé)芯片floorplan規(guī)劃，物理可實(shí)現(xiàn)分析、dft/dfd等可測(cè)性設(shè)計(jì)方案制定、設(shè)計(jì)實(shí)現(xiàn)，仿真驗(yàn)證，sta時(shí)序分析，ate測(cè)試向量交付等。負(fù)責(zé)實(shí)施從netlist到gds2的所有物理設(shè)計(jì)。

4、設(shè)計(jì)過(guò)程數(shù)據(jù)分析、測(cè)試大數(shù)據(jù)分析、良率提升等

任職要求：

業(yè)務(wù)技能要求：

1、熟練掌握深亞微米后端物理設(shè)計(jì)流程，熟練使用數(shù)字芯片物理設(shè)計(jì)/驗(yàn)證工具；

2、熟悉icdft或ic邏輯設(shè)計(jì)流程，熟練使用synopsys或mentor的相關(guān)工具。

專業(yè)知識(shí)要求：

1、具備asic設(shè)計(jì)相關(guān)的知識(shí)和能力，對(duì)新工藝有一定了解；

2、或了解后端物理設(shè)計(jì)流程，有數(shù)字芯片物理設(shè)計(jì)/驗(yàn)證工具相關(guān)經(jīng)驗(yàn)；

3、或了解dft或ic邏輯設(shè)計(jì)流程，有eda（synopsys/cadence/ansys/mentor/華大等）工具相關(guān)經(jīng)驗(yàn)

4、或了解python/數(shù)據(jù)庫(kù)/web/tensorflow/ml，具有一定大數(shù)據(jù)分析能力

芯片驅(qū)動(dòng)工程師崗位職責(zé)

ivi芯片底層驅(qū)動(dòng)工程師合肥杰發(fā)科技有限公司合肥杰發(fā)科技有限公司,杰發(fā)科技,杰發(fā)職責(zé)描述:

1.負(fù)責(zé)設(shè)計(jì)、開(kāi)發(fā)基于車(chē)載arm芯片的硬件適配層;

2.負(fù)責(zé)開(kāi)發(fā)和維護(hù)基于linuxkernel的底層設(shè)備驅(qū)動(dòng)程序,完成功能驗(yàn)證;

3.負(fù)責(zé)產(chǎn)品開(kāi)發(fā)設(shè)計(jì)文檔的編寫(xiě)

任職要求:

1.計(jì)算機(jī)、通信、電子方向本科及以上學(xué)歷;

2.2年以上的linux驅(qū)動(dòng)相關(guān)工作經(jīng)驗(yàn),扎實(shí)的c語(yǔ)音編程基礎(chǔ);

3.熟悉arm平臺(tái)編程,豐富的嵌入式系統(tǒng)調(diào)試經(jīng)驗(yàn);

4.有較好的英文水平,可以正常閱讀英文spec;

5.有車(chē)載產(chǎn)品開(kāi)發(fā)經(jīng)驗(yàn)為佳,理解車(chē)載產(chǎn)品質(zhì)量要求標(biāo)準(zhǔn);

6.了解soc芯片設(shè)計(jì),熟悉芯片驗(yàn)證流程,熟悉palladium/protium仿真驗(yàn)證優(yōu)先;

7.良好的合作精神和團(tuán)隊(duì)意識(shí),有一定抗壓能力。

5g數(shù)字芯片工程師職位描述與崗位職責(zé)任職要求

職位描述：

工作職責(zé)：

1、從事無(wú)線soc/ip開(kāi)發(fā)工作，包含soc整體開(kāi)發(fā)，

2、ddr/片間高速接口/片內(nèi)存儲(chǔ)控制器等關(guān)鍵ip開(kāi)發(fā)；

任職要求：

1、3年以上soc、ip開(kāi)發(fā)經(jīng)驗(yàn)，

2、熟練掌握verilog、systemverilog等語(yǔ)言，

3、具備良好的eda工具能力，具備綜合、p&r、芯片量產(chǎn)等經(jīng)驗(yàn)者更優(yōu)。

芯片研發(fā)工程師崗位職責(zé)

芯片研發(fā)工程師1、碩士及以上學(xué)歷,半導(dǎo)體相關(guān)行業(yè)兩年工作經(jīng)驗(yàn);

2、了解半導(dǎo)體前后段工藝流程;

3、主要研發(fā)芯片、模組,懂電路設(shè)計(jì)。1、碩士及以上學(xué)歷,半導(dǎo)體相關(guān)行業(yè)兩年工作經(jīng)驗(yàn);

2、了解半導(dǎo)體前后段工藝流程;

3、主要研發(fā)芯片、模組,懂電路設(shè)計(jì)。

芯片開(kāi)發(fā)工程師崗位職責(zé)

芯片開(kāi)發(fā)工程師華星光電深圳市華星光電技術(shù)有限公司,華星,華星光電,華星光電集團(tuán),華星集團(tuán),華星職責(zé)描述:

1.負(fù)責(zé)硬件部分開(kāi)發(fā)設(shè)計(jì)工作,bom本地化制作、原理圖設(shè)計(jì)、pcblayout審核

2.編寫(xiě)硬件開(kāi)發(fā)語(yǔ)言(verilog),及仿真、時(shí)序約束/分析、rtl代碼的邏輯綜合、調(diào)試、測(cè)試

3.運(yùn)用xilinx、altera等公司主流fpga器件及開(kāi)發(fā)環(huán)境進(jìn)行項(xiàng)目開(kāi)發(fā);

任職要求:

1.熟悉硬件開(kāi)發(fā)流程,并熟練操作相關(guān)軟件如orcad,powerpcb,allegro...

2.熟悉硬體開(kāi)發(fā)語(yǔ)言流程,并熟練編寫(xiě)verilog,及熟悉相關(guān)軟件如modelsim,questa.

3.熟悉fpga設(shè)計(jì)流程,并熟練操作vivado(xilinx平臺(tái)),quartus(intel/altera平臺(tái)),diamond(lattice平臺(tái))。

數(shù)字芯片驗(yàn)證工程師崗位職責(zé)、要求

數(shù)字芯片驗(yàn)證工程師職位要求

1.本科3年，碩士2年以上soc驗(yàn)證經(jīng)驗(yàn)；

2.熟悉verilog語(yǔ)言及仿真技術(shù)；

3.熟悉systemverilog和uvm；

4.熟悉c/c++語(yǔ)言，熟悉linux下shell/perl/python等腳本編程；

5.具有以下一種或多種驗(yàn)證經(jīng)驗(yàn)優(yōu)先，soc總線協(xié)議(amba，ocp等)，ip驗(yàn)證經(jīng)驗(yàn)者優(yōu)先(ethernet，usb，i2c，i2s，spi，uart等)，有數(shù)模混合仿真經(jīng)驗(yàn)。

數(shù)字芯片驗(yàn)證工程師崗位職責(zé)

1.參與ip和soc的數(shù)字部分功能仿真驗(yàn)證和fpga原形驗(yàn)證；

2.根據(jù)設(shè)計(jì)規(guī)范制定驗(yàn)證方案；

3.編寫(xiě)和維護(hù)測(cè)試用例，完成回歸測(cè)試；

4.驗(yàn)證環(huán)境及平臺(tái)的開(kāi)發(fā)與維護(hù)。

ai芯片編譯器架構(gòu)師/工程師職位描述與崗位職責(zé)任職要求

職位描述：

ai芯片編譯器架構(gòu)師/工程師

基本要求：

1.

熟悉常用編譯器，如llvm的代碼和結(jié)構(gòu)，能基于開(kāi)源編譯器進(jìn)行二次開(kāi)發(fā)；

2.

熟悉計(jì)算機(jī)體系結(jié)構(gòu)，對(duì)性能調(diào)優(yōu)有較好的理解；

3.

熟悉linux，了解常用深度學(xué)習(xí)算法，熟悉常用深度學(xué)習(xí)框架；

崗位職責(zé)：

1.

基于thinker人工智能加速器研發(fā)高效編譯器工具鏈，包括compiler/code-generator/assembler/simulator等；

ic芯片設(shè)計(jì)工程師崗位職責(zé)

socic芯片設(shè)計(jì)工程師soc設(shè)計(jì)工程師

職位描述

1.armsoc架構(gòu)設(shè)計(jì)

2.armsoc頂層集成

2.armsoc的模塊設(shè)計(jì)

任職要求musthave:

1.精通verilog語(yǔ)言

2.了解uvm方法學(xué);

3.2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4.1個(gè)以上的soc項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5.精通amba協(xié)議

6.良好的溝通能力和團(tuán)隊(duì)合作能力

preferredtohave:

1.arm子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2.amba總線互聯(lián)設(shè)計(jì)

3.ddr3/4,sd/sdio設(shè)計(jì)經(jīng)驗(yàn)

4.uart/spi/iic設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5.芯片集成經(jīng)驗(yàn)

ic設(shè)計(jì)工程師

職位描述

1.完成基帶算法的邏輯實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求musthave:

1.具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2.精通verilog,c語(yǔ)言

3..了解uvm方法學(xué);

4.3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5.良好的溝通能力和團(tuán)隊(duì)合作能力

preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)

soc設(shè)計(jì)工程師

職位描述

1.armsoc架構(gòu)設(shè)計(jì)

2.armsoc頂層集成

2.armsoc的模塊設(shè)計(jì)

任職要求musthave:

1.精通verilog語(yǔ)言

2.了解uvm方法學(xué);

3.2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4.1個(gè)以上的soc項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5.精通amba協(xié)議

6.良好的溝通能力和團(tuán)隊(duì)合作能力

preferredtohave:

1.arm子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2.amba總線互聯(lián)設(shè)計(jì)

3.ddr3/4,sd/sdio設(shè)計(jì)經(jīng)驗(yàn)

4.uart/spi/iic設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5.芯片集成經(jīng)驗(yàn)

ic設(shè)計(jì)工程師

職位描述

1.完成基帶算法的邏輯實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求musthave:

1.具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2.精通verilog,c語(yǔ)言

3..了解uvm方法學(xué);

4.3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5.良好的溝通能力和團(tuán)隊(duì)合作能力

preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)

芯片測(cè)試工程師崗位職責(zé)

芯片測(cè)試工程師工作職責(zé)

1.根據(jù)產(chǎn)品spec對(duì)芯片的功能及性能進(jìn)行測(cè)試，制定測(cè)試測(cè)試及測(cè)試計(jì)劃

2.搭建芯片測(cè)試平臺(tái)，進(jìn)行芯片產(chǎn)品進(jìn)行測(cè)試方案，測(cè)試工具及測(cè)試用例的準(zhǔn)備

3.負(fù)責(zé)芯片功能，性能及可靠性的測(cè)試所需的軟件及硬件的設(shè)計(jì)及調(diào)試

4.協(xié)助芯片設(shè)計(jì)工程師對(duì)芯片問(wèn)題進(jìn)行分析定位，并進(jìn)行解決方案的有效性驗(yàn)證

職位要求

1.計(jì)算機(jī)，通訊，電子類專業(yè)，本科以上學(xué)歷，2年以上高速或射頻電路系統(tǒng)測(cè)試經(jīng)驗(yàn)

2.熟練掌握高速及射頻芯片測(cè)試流程，熟悉s參數(shù)，頻譜，眼圖，噪聲等測(cè)試方法

3.熟練使用pna，頻譜儀，bert，高速示波器等高頻測(cè)試儀器

4.具備芯片測(cè)試用控制軟件的編程能力(vb，python)及測(cè)試硬件的設(shè)計(jì)能。

5.具有良好的組織學(xué)習(xí)能力、及溝通協(xié)調(diào)能力工作職責(zé)

1.根據(jù)產(chǎn)品spec對(duì)芯片的功能及性能進(jìn)行測(cè)試，制定測(cè)試測(cè)試及測(cè)試計(jì)劃

2.搭建芯片測(cè)試平臺(tái)，進(jìn)行芯片產(chǎn)品進(jìn)行測(cè)試方案，測(cè)試工具及測(cè)試用例的準(zhǔn)備

3.負(fù)責(zé)芯片功能，性能及可靠性的測(cè)試所需的軟件及硬件的設(shè)計(jì)及調(diào)試

4.協(xié)助芯片設(shè)計(jì)工程師對(duì)芯片問(wèn)題進(jìn)行分析定位，并進(jìn)行解決方案的有效性驗(yàn)證

職位要求

1.計(jì)算機(jī)，通訊，電子類專業(yè)，本科以上學(xué)歷，2年以上高速或射頻電路系統(tǒng)測(cè)試經(jīng)驗(yàn)

2.熟練掌握高速及射頻芯片測(cè)試流程，熟悉s參數(shù)，頻譜，眼圖，噪聲等測(cè)試方法

3.熟練使用pna，頻譜儀，bert，高速示波器等高頻測(cè)試儀器

4.具備芯片測(cè)試用控制軟件的編程能力(vb，python)及測(cè)試硬件的設(shè)計(jì)能。

5.具有良好的組織學(xué)習(xí)能力、及溝通協(xié)調(diào)能力

芯片后端設(shè)計(jì)工程師崗位職責(zé)

工作職責(zé)

負(fù)責(zé)asic/soc芯片的物理實(shí)現(xiàn)及推動(dòng)項(xiàng)目按時(shí)保質(zhì)完成,主要包括:主導(dǎo)floorplan,placement&routing,powerplanning,physicalverification,top&blockleveltimingclosure;functionandtimingeco等方面的具體實(shí)現(xiàn)工作;負(fù)責(zé)與前端設(shè)計(jì)團(tuán)隊(duì)、foundry/designservice/test&package/ipvendor的溝通,并推動(dòng)所有問(wèn)題按時(shí)解決;負(fù)責(zé)推動(dòng)項(xiàng)目的后端整體進(jìn)度,并順利投片。

工作要求

一本全日制本科或碩士畢業(yè),從事芯片物理設(shè)計(jì)3年以上,熟悉rtl設(shè)計(jì)和驗(yàn)證基本流程;熟悉lint和cdc相關(guān)工具;熟悉物理設(shè)計(jì)流程;具有豐富的頂層floorplan經(jīng)驗(yàn);具有豐富的placement&routing經(jīng)驗(yàn);具有l(wèi)owpower,dft,sta,em/ir-drop/sianalysis,lec,physicalverification,dfm等方面扎實(shí)的理論和實(shí)踐基礎(chǔ);具有28nm以下工藝節(jié)點(diǎn)流片經(jīng)驗(yàn)者優(yōu)先。

芯片物理設(shè)計(jì)工程師崗位職責(zé)

芯片物理設(shè)計(jì)工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興workwithfrond-enddesignteamandphysicaldesignteamforlargescaleasicchipphysicalimplementation(hierarchicaldesign).includetoplevelphysicalpartition,blocksizingandshaping,blockportassignment,powerplanning,top/blocklevelp&rimplementation.

workforprojecthighqualityandontimedelivery.

responsibilities:

1.responsibleforverilogtogdsimplementation,powersignoff,areaevaluation,timingclosure,sta,physicalverification

2.experiencedinedatools(e.g.synopsys,candence,mentoretc)

3.criticalissueresolveontopcongestionortimingissues.

4.betterbeexpertononeormoreaspectlike:clocktreesynthesis/power/physicalverification.

skillsandknowledge:

1.goodknowledgeforsynthesis,floorplan,place-and-route,timingclosure,dfm,dft,poweranalysis,signalintegrityanalysis,hierarchicalflow

2.goodatusingscriptprocessing.(tcl、perl……)

3.projecttapeoutexperienceisneeded

4.28nmandbeyond(advancednode)tapeoutexperienceisagoodplus.

5.strongverbalcommunicationandinterpersonalskillstoworkcloselywithavarietyofindividual

6.teamworkspirit

qualifications

educationandexperience

mseewith3+yearsorbachelorwith5+ofindustrialexperienceofdeepsubmicrondigitalasicdesign.

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

芯片設(shè)計(jì)驗(yàn)證工程師瀚芯咨詢上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯soc芯片設(shè)計(jì)驗(yàn)證工程師asicverificationengineer

position:icdesignverificationengineer,orabovelevel

location:shanghai

responsibilities:

-understandingtheexpectedfunctionalityofdesigns.

-developingtestingandregressionplans.

-verificationwithverilog/systemverilog/uvm

-setupverificationtestbenchinmodulelevelandchiplevel,defineandexecuteverificationplanwithfullfunctionalcoverage.

-designinganddevelopingverificationenvironment.

-runningrtlandgate-levelsimulations/regression.

-code/functionalcoveragedevelopment,analysisandclosure.

requirements:

-icverificationskillsandbasicknowledgeoflogicandcircuitdesign,goodcommunicationandproblemsolvingskills.

-systemverilog,vmm/ovm/uvmverificationmethdology.

-industrystandardasicdesignandverification

-master'sdegreewith5+yearsofexperience

芯片研發(fā)工程師崗位職責(zé)任職要求

芯片研發(fā)工程師崗位職責(zé)

崗位職責(zé)描述:

1:芯片工藝研發(fā)及優(yōu)化。

2:協(xié)助芯片新設(shè)備、新材料的評(píng)估、開(kāi)發(fā)及導(dǎo)入。

3:倒裝、垂直芯片的芯片工藝研發(fā)。

4:協(xié)助對(duì)樣品分析以及分析報(bào)告的整理。

5:配合chipscalepackage封裝工藝研發(fā)。

其他招聘要求(是否有目標(biāo)人選等):

1.材料，電子，物理，光電相關(guān)科系本科以上畢業(yè)，具直接led或半導(dǎo)體業(yè)2年以上芯片研發(fā)經(jīng)驗(yàn)。

2.材料，電子，物理，光電相關(guān)科系博士以上畢業(yè)，具直接led或半導(dǎo)體業(yè)芯片研發(fā)經(jīng)驗(yàn)尤佳。

以上皆須熟文書(shū)處理軟件，材料分析，光學(xué)分析，固態(tài)晶體，光電半導(dǎo)體知識(shí)。

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)芯片設(shè)計(jì)驗(yàn)證工程師職責(zé)任職要求

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

工作職責(zé):

1.負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2.負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資格:

1.熟悉計(jì)算機(jī)體系結(jié)構(gòu)

2.精通amba總線協(xié)議

3.有過(guò)至少一種商用noc產(chǎn)品的開(kāi)發(fā)經(jīng)驗(yàn)，例如arteris，netspeed，sonics。

4.熟悉芯片前端開(kāi)發(fā)流程，熟練使用nlint/spyglass/vcs等相關(guān)工具。

5.了解bsp，linux內(nèi)核等基礎(chǔ)知識(shí)，能夠進(jìn)行軟件硬件功能劃分

6.了解芯片后端流程，能夠根據(jù)floorplan、時(shí)序情況以及時(shí)鐘域、電源域情況，調(diào)整noc架構(gòu)

7.良好的溝通能力和團(tuán)隊(duì)合作能力工作職責(zé):

1.負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2.負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資格:

1.熟悉計(jì)算機(jī)體系結(jié)構(gòu)

2.精通amba總線協(xié)議

3.有過(guò)至少一種商用noc產(chǎn)品的開(kāi)發(fā)經(jīng)驗(yàn)，例如arteris，netspeed，sonics。

4.熟悉芯片前端開(kāi)發(fā)流程，熟練使用nlint/spyglass/vcs等相關(guān)工具。

5.了解bsp，linux內(nèi)核等基礎(chǔ)知識(shí)，能夠進(jìn)行軟件硬件功能劃分

6.了解芯片后端流程，能夠根據(jù)floorplan、時(shí)序情況以及時(shí)鐘域、電源域情況，調(diào)整noc架構(gòu)

7.良好的溝通能力和團(tuán)隊(duì)合作能力

芯片應(yīng)用工程師崗位職責(zé)

芯片應(yīng)用工程師安普德安普德(天津)科技股份有限公司,安普德,安普德職位描述:

?與市場(chǎng)營(yíng)銷(xiāo),銷(xiāo)售和客戶合作,以支持評(píng)估/樣品申請(qǐng)和設(shè)計(jì)/設(shè)計(jì)活動(dòng)

?與銷(xiāo)售和客戶合作,為組件的性能特性提供建議,并為應(yīng)用程序推薦特定設(shè)備

?確定客戶對(duì)特定應(yīng)用的要求,并推薦正確的解決方案

?創(chuàng)建和更新產(chǎn)品資料,以向客戶和銷(xiāo)售人員提供更多的產(chǎn)品技術(shù)信息;這將包括datasheet和應(yīng)用applicationnote

?為公司fae和其他合作伙伴提供關(guān)鍵支持,以解決與公司產(chǎn)品的評(píng)估和設(shè)計(jì)相關(guān)的任何技術(shù)問(wèn)題

?為客戶評(píng)估參考設(shè)計(jì)

?執(zhí)行板級(jí)測(cè)試,調(diào)整和優(yōu)化芯片射頻性能

?對(duì)射頻芯片內(nèi)部設(shè)計(jì)有一定程度的了解

?根據(jù)客戶需求進(jìn)行rf模擬,以支持客戶的要求,并推薦有助于產(chǎn)品選擇和采用的解決方案

?對(duì)公司射頻產(chǎn)品解決方案的性能特征進(jìn)行數(shù)據(jù)分析

?與設(shè)計(jì)工程師合作創(chuàng)建支持文檔,如數(shù)據(jù)表,評(píng)估板測(cè)試和應(yīng)用筆記

?支持客戶界面了解應(yīng)用程序需求,并確保在產(chǎn)品開(kāi)發(fā)階段的技術(shù)可行性

?支持ate測(cè)試和產(chǎn)品資格

?競(jìng)爭(zhēng)對(duì)手的產(chǎn)品分析

任職資格:

合格的候選人將持有bsee或msee,并具有最少5年的rf電路設(shè)計(jì)/測(cè)量經(jīng)驗(yàn)。必須熟悉rf和微波測(cè)量和常用軟件工具。

?具有板級(jí)調(diào)諧和rf組件優(yōu)化的實(shí)踐經(jīng)驗(yàn)

?具有微波測(cè)試設(shè)備的實(shí)踐經(jīng)驗(yàn),如頻譜分析儀,矢量網(wǎng)絡(luò)分析儀,信號(hào)發(fā)生器和功率計(jì)

?對(duì)物聯(lián)網(wǎng),bt,wifi,rf濾波器和pa使用的電路實(shí)踐經(jīng)驗(yàn)

?使用最新通信標(biāo)準(zhǔn)(如wifi,bt)進(jìn)行測(cè)量的經(jīng)驗(yàn)

?良好的組織能力和處理多項(xiàng)任務(wù)的能力,并設(shè)定優(yōu)先級(jí)以在快節(jié)奏的環(huán)境中實(shí)現(xiàn)目標(biāo)

?具有技術(shù)客戶溝通的經(jīng)驗(yàn)

芯片物理設(shè)計(jì)工程師崗位職責(zé)芯片物理設(shè)計(jì)工程師職責(zé)任職要求

芯片物理設(shè)計(jì)工程師崗位職責(zé)

芯片物理設(shè)計(jì)工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司，九州華興workwithfrond-enddesignteamandphysicaldesignteamforlargescaleasicchipphysicalimplementation(hierarchicaldesign).includetoplevelphysicalpartition，blocksizingandshaping，blockportassignment，powerplanning，top/blocklevelp&rimplementation.

workforproject