半加器和全加器

半加器和全加器

實驗目的掌握組合邏輯電路的設計方法，驗證半加器和全加器的邏輯功能。掌握中規(guī)模集成電路加法器的工作原理及其邏輯功能。實驗原理在數字系統中，經常需要進行算術運算，邏輯操作及數字大小比較等操作，實現這些運算功能的電路是加法器。加法器是一種組合邏輯電路，主要功能是實現二進制數的算術加法運算。半加器半加器完成兩個一位二進制數相加，若只考慮兩個加數本身，而不考慮來自相鄰低位的進位，稱為半加，實現半加運算功能的電路稱為半加器。根據加法法則可列出半加器的真值表（表1）和邏輯電路（圖1）如右：由真值表可得出半加器的邏輯表達式：表1全加器兩個多位數相加是每一位都是帶進位相加，所以必須用全加器。這時只要依次將低位的進位輸出接到高位的輸入，就可構成多位加法器了。全加器是一種由被加數、加數和來自低位的進位數三者相加的運算器?；竟δ苁菍崿F二進制加法。全加器的真值表見表2。邏輯表達式：

表2全加器真值表其邏輯圖和邏輯符號如圖5.2所示。串行進位并行加法器目前普遍應用的全加器的集成電路是74LS283，它是由超前進位電路構成的快速進位的4位全加器電路，可實現兩個四位二進制的全加。其集成芯片引腳圖如圖3所示。加進位輸入C0和進位輸出C4主要用來擴大加法器字長，作為組間行波進位之用。由于它采用超前進位方式，所以進位傳送速度快，主要用于高速數字計算機、數據處理及控制系統。若某一邏輯函數的輸出恰好等于輸入代碼所表示的數加上另一常數或另一組輸入代碼時，則用全加器實現非常方便。例如：用74LS283設計一個四位二進制數（A=A3A2A1A0）大小可變的比較器。當控制信號M=0，A≥8時，輸出為1；當控制信號M=1，A≥4時，輸出為1。解：74LS283有五個輸出端，只有進位輸出C4在兩個二進制相加大于等于16之后輸出為1，而小于16時輸出為0。這一特點與命題要求相符，故選C4作為比較器的輸出。當M=0時，A≥8，要使C4=1，必定得加1000，即B3B2B1B0=1000。當M=1時，A≥4，要使C4=1，必定得加1100，即B3B2B1B0=1100。圖274LS283集成芯片引腳圖

用74LS283構成一位8421BCD碼加法器

CS>9的卡諾圖實驗內容與步驟用74LS283設計一個四位二進制數（A=A3A2A1A0）大小可變的比較器。當控制信號M=0，A≥10時，輸出為1。連線并列出真值表。用兩塊四位全加器設計一個二—十進制加法器，并做以下運算：

1）（3）10+（5）10=2）（6）10+（6）10=3）（9）10+（8）10=將8421BCD碼的輸出分別接至譯碼／驅動器CC4511的對應輸入口D、C、B、A，接上+5V顯示器的電源，觀測8421BCD碼與LED數碼管顯示的對應數字是否一致，及譯碼顯示是否正常。實驗報告要求整理實驗數據，列寫實驗任務的設計過程，畫出設計的邏輯電路圖，并注明所用集成電路的引腳號。擬定記錄測量結果的表格?？偨Y用門電路實現半加器和全加器的方法?？偨Y用四位二進制全加器74LS283設計代碼轉換電路的方法。思