課程設(shè)計 串行數(shù)據(jù)檢測器課件

數(shù)字電子技術(shù)課程設(shè)計串行數(shù)據(jù)檢測器的電路設(shè)計課程設(shè)計串行數(shù)據(jù)檢測器一.設(shè)計內(nèi)容與設(shè)計要求1、設(shè)計內(nèi)容設(shè)計一個串行數(shù)據(jù)檢測器。 要求：連續(xù)輸入3個或3個以上的1時輸出為1，其他輸入情況下輸出為0。2、設(shè)計要求： a.設(shè)計思路清晰，給出整體設(shè)計框圖； b．程序編寫簡潔，要求給出關(guān)鍵的注釋； c．寫出設(shè)計報告；3、主要設(shè)計條件 a.QuartusII-6.0開發(fā)環(huán)境； b.FPGA開發(fā)板。課程設(shè)計串行數(shù)據(jù)檢測器

1.基本原理：a.JK觸發(fā)器的基本原理:二.設(shè)計總體思路、基本原理和框圖課程設(shè)計串行數(shù)據(jù)檢測器a.JK觸發(fā)器的基本原理JKQ*說明00保持010復(fù)位101置位11計數(shù)主從JK觸發(fā)器的邏輯功能表課程設(shè)計串行數(shù)據(jù)檢測器2、設(shè)計方法a、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。b、狀態(tài)化簡若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。c、狀態(tài)分配狀態(tài)分配也叫狀態(tài)編碼1.確定觸發(fā)器的數(shù)目n；2.確定電路的狀態(tài)數(shù)M，應(yīng)滿足2n－1<M≤2n;3.進行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應(yīng)起來。課程設(shè)計串行數(shù)據(jù)檢測器d、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程1.選定觸發(fā)器的類型；2.由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。e、根據(jù)得到的方程式畫出邏輯圖f、檢查設(shè)計的電路能否自啟動若電路不能自啟動，則應(yīng)采取下面措施：1.通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；2.通過修改邏輯設(shè)計加以解決3.時序電路設(shè)計步驟：課程設(shè)計串行數(shù)據(jù)檢測器4、總體設(shè)計思路a、首先進行邏輯抽像：取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測結(jié)果為輸出變量，用Y表示。設(shè)電路在沒有輸入1以前的狀態(tài)為S0，輸入一個1以后的狀態(tài)為S1，連續(xù)輸入二個1以后的狀態(tài)為S2，連續(xù)輸入3個或三個以上1以后的狀態(tài)為S3。若以S表示電路的現(xiàn)態(tài)，以S*表示電路的次態(tài)依據(jù)設(shè)計要求便可得到表a-1狀態(tài)轉(zhuǎn)化表和a-2狀態(tài)轉(zhuǎn)化圖。課程設(shè)計串行數(shù)據(jù)檢測器b.進行狀態(tài)化簡：比較一下S2和S3這兩個狀態(tài)便可發(fā)現(xiàn)，他們在同樣的輸入狀態(tài)下有同樣的輸出，而且轉(zhuǎn)換后得到同樣的狀態(tài)。因此S2和S3是等價狀態(tài)，可以合并為一個。從物理概念上也不難理解，當(dāng)電路處于S2狀態(tài)時表明已經(jīng)輸入了二個1。如果在電路轉(zhuǎn)換到S2狀態(tài)的同時輸入也改換為下一位輸入數(shù)據(jù)（當(dāng)輸入數(shù)據(jù)來自移位寄存器的串行輸出，而且移位寄存器和數(shù)據(jù)檢測器由同一時鐘信號操作時，就工作在這種情況），那么只要下個輸入為1，就表明連續(xù)輸入3個1了，因而無需再設(shè)置一個電路狀態(tài)，于是就得到了圖a-3所示化簡后的狀態(tài)轉(zhuǎn)換圖。課程設(shè)計串行數(shù)據(jù)檢測器c.狀態(tài)分配：在電路狀態(tài)M=3的情況下，根據(jù)式:2n－1<M≤2n可知，應(yīng)取觸發(fā)器的位數(shù)n=2。d.

選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程：如果取觸發(fā)器狀態(tài)Q1Q0的00、01和10分別代表S0、S1和S2，并選定JK觸發(fā)器組成這個檢測電路，則可從狀態(tài)轉(zhuǎn)換圖畫出電路次態(tài)和和輸出的卡諾圖：課程設(shè)計串行數(shù)據(jù)檢測器將圖a-4所示的卡諾圖分解為分別表示Q1*，Q0*和Y的三個卡諾圖：課程設(shè)計串行數(shù)據(jù)檢測器經(jīng)過化簡后得到電路的狀態(tài)方程:由JK觸發(fā)器的驅(qū)動方程可得上式的驅(qū)動方程：輸出方程：JK觸發(fā)器的特性方程：Q*=JQ’+K’Q課程設(shè)計串行數(shù)據(jù)檢測器e.根據(jù)得到的方程式設(shè)計出電路邏輯圖f.

檢查設(shè)計的電路能否自啟動：將狀態(tài)“11”代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和現(xiàn)態(tài)下的輸出，得到：由狀態(tài)轉(zhuǎn)換圖a-6可知，此電路可以自啟動。由于電路有輸入信號，故為米利型時序邏輯電路。課程設(shè)計串行數(shù)據(jù)檢測器三.單元電路設(shè)計（各單元電路圖）本設(shè)計中中用到的單元電路為JK觸發(fā)器，其電路邏輯圖如下圖所示：電路結(jié)構(gòu)：邏輯符號：課程設(shè)計串行數(shù)據(jù)檢測器四.總電路設(shè)計（總電路圖）根據(jù)得到的方程式設(shè)計總電路圖如下圖：輸出方程：由JK觸發(fā)器的驅(qū)動方程可得上式的驅(qū)動方程：經(jīng)過化簡后得到電路的狀態(tài)方程:課程設(shè)計串行數(shù)據(jù)檢測器五、電路的調(diào)試a、QuartusII文本輸入調(diào)試程序代碼：課程設(shè)計串行數(shù)據(jù)檢測器波形圖：16課程設(shè)計串行數(shù)據(jù)檢測器

在原總電路圖（左）中增加一個D觸發(fā)器(特性方程：Q*=D)使電路狀態(tài)信息的輸出與輸入數(shù)據(jù)的改換同步。改進后的電路如圖（右）六

、電路改進課程設(shè)計串行數(shù)據(jù)檢測器modulecxsj(x,clk,r,cout,y);/*x數(shù)據(jù)輸入變量，clk時鐘信號，r重置檢測器，cout加法計數(shù)，y檢測結(jié)果輸出變量*/inputx,r,clk;outputy;output[4:0]cout;regy;reg[4:0]cout;always@(negedgeclk)beginif(r||!x)//重置檢測器begincout=0;y=0;endelseif(x)//計數(shù)begincout=cout+