計算機(jī)組成原理8

ALUCPU主機(jī)I/O設(shè)備CU主存CPUCUALU完成對數(shù)據(jù)的暫存及運(yùn)算處理基本運(yùn)算規(guī)則基本硬件配置指揮各部件協(xié)同運(yùn)行節(jié)拍分析CU設(shè)計邏輯微程序硬布線CPU第８章CPU的結(jié)構(gòu)和功能8.1CPU的結(jié)構(gòu)及功能8.3指令流水8.2指令周期8.4中斷系統(tǒng)重點：1、CPU結(jié)構(gòu)及功能2、指令周期與指令流水

3、中斷系統(tǒng)

難點：1、指令周期分析

2、中斷屏蔽技術(shù)8.1CPU的結(jié)構(gòu)一、CPU的功能：執(zhí)行程序數(shù)據(jù)加工處理取指令分析指令執(zhí)行指令，發(fā)出各種操作命令控制程序輸入及結(jié)果的輸出處理異常情況和特殊請求1.控制器的功能2.運(yùn)算器的功能—--數(shù)據(jù)加工處理實現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算指令控制：

PCIR操作控制:CU

微操作命令序列時間控制：時序總線管理處理中斷數(shù)據(jù)加工算術(shù)和布爾邏輯取反移位狀態(tài)標(biāo)志內(nèi)部數(shù)據(jù)總線寄存器CU中斷系統(tǒng)ALU…CPU二、CPU結(jié)構(gòu)框圖時鐘節(jié)拍發(fā)生器IRPC2.控制和狀態(tài)寄存器(1)控制寄存器(2)狀態(tài)寄存器其中MAR、MDR、IR

用戶不可見PC用戶可見3.系統(tǒng)用寄存器ZilogZ8000Intel8086MotorolaMC68000三、CPU的寄存器1.用戶可見寄存器---通用寄存器四、控制單元CU和中斷系統(tǒng)1.CU產(chǎn)生全部指令的微操作命令序列組合邏輯設(shè)計微程序設(shè)計硬連線邏輯存儲邏輯2.中斷系統(tǒng)參見第４篇五、ALU參見8.4節(jié)參見第６章8.2指令周期一、指令周期：1、指令執(zhí)行操作步驟(指令周期的組成)：取出并執(zhí)行一條指令所需的全部時間完成一條指令執(zhí)行取指、分析取指階段取指周期執(zhí)行階段執(zhí)行周期（取指、分析）（執(zhí)行指令）指令周期取指周期執(zhí)行周期

尋址方式不同指令周期可能不同

程序執(zhí)行方式不同指令周期可能不同——帶有中斷周期的指令周期取指周期間址周期指令周期執(zhí)行周期取指周期間址周期指令周期執(zhí)行周期中斷周期

指令功能不同的指令周期可能不同2、CPU工作周期(機(jī)器周期)---完成一個操作步驟所需時間取指周期間址周期執(zhí)行周期中斷周期FEDINDDINTDCLK1FE1IND1EX1INTEXD例：CPU的4個工作周期：CPU工作周期標(biāo)志：3、指令周期流程取指周期執(zhí)行周期有間址嗎？有中斷嗎？間址周期中斷周期是是否否？DMA一個指令周期由一個或多個工作周期組成一個工作周期由若干時鐘周期(節(jié)拍)組成指令功能不同，尋址方式不同，則指令周期不同；操作步驟不同，則工作周期不同。工作周期分類：定長工作周期---包含時鐘節(jié)拍數(shù)一定不定長工作周期時鐘周期(節(jié)拍)：1/CPU主頻機(jī)器操作最小時間單位4、指令周期與工作周期的關(guān)系——多級時序系統(tǒng)：(9.2.3(P385))CLK機(jī)器周期機(jī)器周期機(jī)器周期（取指令）（取有效地址）（執(zhí)行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3(1)定長機(jī)器周期(2)不定長機(jī)器周期機(jī)器周期機(jī)器周期（取指令）（執(zhí)行指令）指令周期T0T1T2T3T0T1T2機(jī)器周期機(jī)器周期（取指令）（執(zhí)行指令）T0T1T2T3T0T1T2T3TT延長機(jī)器周期內(nèi)節(jié)拍數(shù)不等5、機(jī)器速度與機(jī)器主頻的關(guān)系機(jī)器的主頻f越快機(jī)器的速度也越快；與機(jī)器周期中所含時鐘周期（主頻的倒數(shù)）數(shù)有關(guān)；與指令周期中所含的機(jī)器周期數(shù)有關(guān)。1.取指周期數(shù)據(jù)流二、指令周期的數(shù)據(jù)流MDRCUMARPCIR存儲器CPU地址總線數(shù)據(jù)總線控制總線IR+1---與微操作步驟、序列對應(yīng)2.間址周期數(shù)據(jù)流MDRCUMARCPU地址總線數(shù)據(jù)總線控制總線PCIR存儲器MDR3.執(zhí)行周期數(shù)據(jù)流4.中斷周期數(shù)據(jù)流不同指令的執(zhí)行周期數(shù)據(jù)流不同MDRCUMARCPU地址總線數(shù)據(jù)總線控制總線PC存儲器8.3指令流水一、如何提高機(jī)器速度1.提高訪存速度2.提高I/O和主機(jī)之間的傳送速度提高整機(jī)處理能力高速芯片Cache多體并行I/O處理機(jī)DMA多總線通道改進(jìn)系統(tǒng)結(jié)構(gòu)，開發(fā)系統(tǒng)的并行性。中斷3.提高運(yùn)算器速度高速芯片改進(jìn)算法快速進(jìn)位鏈二、系統(tǒng)的并行性——時間上互相重疊2.并行性的等級指令級（指令之間）（指令內(nèi)部）過程級（程序、進(jìn)程）兩個或兩個以上事件在同一時刻發(fā)生兩個或兩個以上事件在同一時間段發(fā)生并行1.并行的概念粗粒度軟件實現(xiàn)(操作系統(tǒng))細(xì)粒度硬件實現(xiàn)并發(fā)同時3、相鄰指令執(zhí)行過程安排：串行-----順序執(zhí)行每個執(zhí)行步驟同時啟動多條指令

(流水線的多發(fā)技術(shù)(8.3.4))并行每個執(zhí)行步驟啟動一條指令——指令流水線技術(shù)——超流水技術(shù)——超標(biāo)量技術(shù)——超長指令字技術(shù)取指令3執(zhí)行指令3三、指令流水原理2.指令的二級流水1.指令的串行執(zhí)行取指令

取指令部件…執(zhí)行指令

執(zhí)行指令部件

取指令1執(zhí)行指令1取指令2執(zhí)行指令2取指令3執(zhí)行指令3取指令2執(zhí)行指令2取指令1執(zhí)行指令1多級流水？3.指令的六級流水線時序COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令1指令2指令3指令4指令5指令6指令7指令8指令91234567891011121314t連續(xù)N條指令執(zhí)行時間理想流水線建立時間時鐘周期？排空時間3.指令的六級流水線時序六級流水14個時間單位串行執(zhí)行6×9＝54

個時間單位完成一條指令6個時間單位COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令1指令2指令3指令4指令5指令6指令7指令8指令91234567891011121314t四、流水線性能1.吞吐率單位時間內(nèi)流水線所完成指令或輸出結(jié)果的數(shù)量最大吞吐率實際吞吐率連續(xù)處理n條指令的吞吐率為設(shè)m

段的流水線各段時間為ΔtTpmax=Δ1tTp=m

·Δ

+(n-1)·

Δ

ntt2.加速比Sp

m

段的流水線的速度與等功能的非流水線的速度之比設(shè)流水線各段時間為Δt完成n條指令在m

段流水線上共需

T=m

·

+(n-1)·

ttΔΔ完成n條指令在等效的非流水線上共需

T

′=nm

·tΔSp

=

m

·+(n-1)·

nm·=nmm

+n-1

ΔtΔΔtt

則m(m

+n-1)Δt

=mnΔt

流水線各段處于工作時間的時空區(qū)流水線中各段總的時空區(qū)

效率=3.效率

mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1nT時間S空間空間S4S3S2S1(n-1)Δt流水線中各功能段的利用率時空圖M增加?指令1與指令4沖突指令2與指令5沖突指令1、指令3、指令6沖突…COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令1指令2指令3指令4指令5指令6指令7指令8指令91234567891011121314t五、影響指令流水線性能的因素1.結(jié)構(gòu)相關(guān)不同指令爭用同一功能部件產(chǎn)生資源沖突程序的相近指令之間出現(xiàn)某種關(guān)聯(lián)使指令流水出現(xiàn)停頓，影響流水線效率解決辦法?停頓?指令存儲器和數(shù)據(jù)存儲器分開?指令預(yù)取技術(shù)（適用于訪存周期短的情況）2.數(shù)據(jù)相關(guān)不同指令因重疊操作，可能改變操作數(shù)的讀/寫訪問順序采用旁路技術(shù)解決辦法寫后讀相關(guān)（RAW）SUBR1，R2，R3ADDR4，R5，R1；（R2）

（R3）R1；（R5）+（R1）R4讀后寫相關(guān)（WAR）STAM，R2ADDR2，R4，R5；（R2）M存儲單元；（R4）+（R5）R2寫后寫相關(guān)（WAW）后推法MULR3，R2，R1SUB

R3，R4，R5；（R2）×

（R1）R3；（R4）（R5）

R33.控制相關(guān)WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161234567891011121314轉(zhuǎn)移損失t設(shè)指令3是轉(zhuǎn)移指令解決辦法：盡早判別猜測由轉(zhuǎn)移指令引起六、流水線結(jié)構(gòu)1.指令流水線結(jié)構(gòu)完成一條指令分7段，每段需一個時鐘周期：地址形成部件指令譯碼部件取操作數(shù)部件取指令部件操作執(zhí)行部件回寫結(jié)果部件修改指令指針部件鎖存鎖存鎖存鎖存鎖存鎖存2.運(yùn)算流水線完成浮點加減運(yùn)算可分對階、尾數(shù)求和、規(guī)格化三段分段原則：每段操作時間盡量一致鎖存器對階功能部件第一段尾數(shù)加部件鎖存器第二段規(guī)格化部件鎖存器第三段多模塊存儲體流水工作方式1、中斷技術(shù)：CPU暫?，F(xiàn)行程序執(zhí)行轉(zhuǎn)而處理突發(fā)事件的機(jī)制。2、中斷源：引起中斷的原因或能發(fā)出中斷請求的設(shè)備。

人為設(shè)置中斷

程序性事故引起中斷

硬件故障引起中斷

I/O設(shè)備請求中斷

外部事件引起中斷CPU內(nèi)部中斷CPU外部中斷一、CPU中斷系統(tǒng)概述：8.4中斷系統(tǒng)3、CPU中斷管理：任一時刻CPU只能接受(響應(yīng))一個中斷源的請求；CPU按優(yōu)先級別響應(yīng)中斷；一定條件下，CPU可安排中斷嵌套。4、中斷系統(tǒng)需解決的問題：中斷請求如何提出；優(yōu)先級如何管理；CPU響應(yīng)中斷的條件、時間、方式；CPU響應(yīng)中斷后如何保護(hù)斷點；響應(yīng)中斷后如何獲取中斷服務(wù)程序入口地址；中斷處理結(jié)束后如何返回（恢復(fù)斷點）；CPU是否允許中斷嵌套。硬件

＋軟件內(nèi)部（除單步）→NMI→INTR→單步(高)(低)5.常規(guī)中斷優(yōu)先級管理：6.中斷系統(tǒng)任務(wù)：異常處理、實時控制、任務(wù)切換……二、中斷請求標(biāo)記和中斷判優(yōu)邏輯1.中斷請求標(biāo)記INTR一個請求源

一個中斷請求標(biāo)記觸發(fā)器多個請求源

組成中斷請求標(biāo)記寄存器INTRINTR

分散在各個中斷源的接口電路中INTR集中在CPU

的中斷系統(tǒng)內(nèi)12345n掉電過熱階上溢主存讀寫校驗錯非法除法鍵盤輸入打印機(jī)輸出2.中斷判優(yōu)邏輯【①

分散在各個中斷源的接口電路中鏈?zhǔn)脚抨犉鳌竣诩性贑PU

內(nèi)(1)硬件實現(xiàn)（排隊器）111&1

&1&INTR1INTR2INTR3INTR4INTR1、

INTR2、

INTR3、

INTR4

優(yōu)先級按降序排列

INTP1INTP2INTP3INTP4硬件集中固定軟件分散循環(huán)A、B、C

優(yōu)先級按降序排列(2)軟件實現(xiàn)（程序查詢）否…是否A

請求？是否B

請求？是否C

請求？轉(zhuǎn)A

的服務(wù)程序入口地址轉(zhuǎn)B

的服務(wù)程序入口地址轉(zhuǎn)C

的服務(wù)程序入口地址是是是否否人為設(shè)置中斷：eg:INTn-----指令本身提供程序性事故引起中斷-----系統(tǒng)提供硬件故障引起中斷(NMI)-----系統(tǒng)提供

I/O設(shè)備請求中斷(INTR)三、中斷服務(wù)程序入口地址的尋找四、中斷響應(yīng)(INTR)1.響應(yīng)中斷的條件允許中斷觸發(fā)器EINT=12.響應(yīng)中斷的時間指令執(zhí)行結(jié)束時刻由CPU發(fā)查詢信號

CPU中斷查詢INTR1DQINTR2DQINTRnDQ中斷源1中斷源2中斷源n…至排隊器INTn---執(zhí)行指令NMI、程序性事故----當(dāng)前指令結(jié)束3.中斷隱指令----中斷周期(1)保護(hù)程序斷點(2)尋找服務(wù)程序入口地址(3)硬件關(guān)中斷向量地址形成部件INTSQREINTSQRPC

1&≥1排隊器……斷點存于特定地址（0號地址）內(nèi)斷點進(jìn)棧向量地址PC（硬件向量法）中斷識別程序入口地址MPC（軟件查詢法）五、保護(hù)現(xiàn)場和恢復(fù)現(xiàn)場1.保護(hù)現(xiàn)場2.恢復(fù)現(xiàn)場寄存器內(nèi)容斷點保護(hù)現(xiàn)場中斷服務(wù)程序恢復(fù)現(xiàn)場中斷返回PUSH視不同請求源而定POP中斷服務(wù)程序完成中斷服務(wù)程序中斷隱指令完成中斷服務(wù)程序完成IRET1.多重中斷的概念klmk

+1l

+1m

+1第一次中斷第二次中斷第三次中斷程序斷點k+1,l+1,m+1六、中斷屏蔽技術(shù)---中斷優(yōu)先級調(diào)整技術(shù)2.實現(xiàn)多重中斷的條件B、CA中斷請求主程序(2)優(yōu)先級別高的中斷源有權(quán)中斷優(yōu)先級別低的中斷源(1)提前設(shè)置開中斷指令A(yù)BCD中斷服務(wù)程序（A、B、C、D優(yōu)先級按降序排列）D(1)斷點進(jìn)棧(2)斷點存入特定存儲單元----“0”地址中斷周期：命令存儲器寫0MARPCMDR(MDR)存入存儲器“0”多重中斷，多個斷點都存入“0”地址，3.多重中斷的斷點保護(hù)---中斷隱指令完成斷點MDR？如何保證斷點不丟失？CPU中斷優(yōu)先級：響應(yīng)優(yōu)先級：CPU響應(yīng)中斷請求的次序

----“原始屏蔽字”

----“進(jìn)”處理優(yōu)先級：CPU實際對中斷請求處理次序

----通過中斷服務(wù)程序中新屏蔽字

(已調(diào)整)的寫入而實現(xiàn)

----“出”4.屏蔽技術(shù)----帶有屏蔽字系統(tǒng)(硬件支持)

----屏蔽寄存器

----屏蔽觸發(fā)器組合

&(1)屏蔽觸發(fā)器的作用MASK=0（未屏蔽）INTR能被置“1”

&

&

&

&

1

1

1

1INTP1INTP2INTP3INTP4INTR1INTR2INTR3INTR4MASK1MASK2MASK3MASK4DQ1DINTR

MASKQCPU查詢MASKi

=1（屏蔽）INTPi

=0（不能被排隊選中）(2)屏蔽字-----原始屏蔽字(每個中斷源均有)

優(yōu)先級屏蔽