2024年驗(yàn)證工程師崗位職責(zé)(19篇)

2024年驗(yàn)證工程師崗位職責(zé)(19篇)

目錄

第1篇軟件驗(yàn)證工程師崗位職責(zé)

第2篇ic設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

第3篇數(shù)字電路驗(yàn)證工程師崗位職責(zé)

第4篇資深驗(yàn)證工程師崗位職責(zé)

第5篇邏輯驗(yàn)證工程師崗位職責(zé)

第6篇電子驗(yàn)證工程師崗位職責(zé)

第7篇數(shù)字ic驗(yàn)證工程師崗位職責(zé)

第8篇ic驗(yàn)證工程師崗位職責(zé)

第9篇設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

第10篇芯片驗(yàn)證工程師崗位職責(zé)

第11篇高級(jí)ic驗(yàn)證工程師崗位職責(zé)

第12篇集成電路驗(yàn)證工程師崗位職責(zé)

第13篇硬件驗(yàn)證工程師崗位職責(zé)

第14篇芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

第15篇測(cè)試驗(yàn)證工程師崗位職責(zé)

第16篇數(shù)字驗(yàn)證工程師崗位職責(zé)

第17篇系統(tǒng)驗(yàn)證工程師崗位職責(zé)

第18篇fpga驗(yàn)證工程師崗位職責(zé)

第19篇分析驗(yàn)證工程師崗位職責(zé)

軟件驗(yàn)證工程師崗位職責(zé)

動(dòng)力總成軟件驗(yàn)證工程師法國賽科技術(shù)工程集團(tuán)中國總公司賽科工業(yè)科技開發(fā)(武漢)有限公司,法國賽科技術(shù)工程集團(tuán)中國總公司,賽科工業(yè),賽科職責(zé)描述:

responsibilities:

1.executesoftwarevalidationforenginecontroller(ecuorecm)byusingofhil(hardware-in-the-loop)benchorvehicle.

2.executecalibrationfore/erelevantparametersinenginecontroller(ecuorecm)accordingtoprojectspecificcalibrationfreezingphases.

3.createecmsoftwaretestprocedure(testcase)autonomously,bycollectingtheinputsfromdesign/developmentteam.

4.analyzeissuesobservedduringthetest,andwritethetestsreportsaftertest.

5.createsoftwarebugticketinaltissystem,synthesisandfollowuptheissues.

6.communicateandsynchronizewitheuropecounterpartsifnecessary.

7.performissueanalysis,on-sitesupportaccordingtoexternalrequests.

8.familiarwithfunctionsofenginemanagementsystem(ems)andelectricfunctionsofenginecontrolunit(ecu).

9.electronicarchitectureknowledge,witharchitectureknowledgeispreferable.

10.can/linnetworkknowledge,withrelevantapplicationexperience

11.diagnosticknowledge,familiarwithuds,kwp2000protocols

12.faultmanagementanddiagnosticknowledge

任職要求:

requirement:

1.workingexperienceinoem,tier1supplier,designservicecompanyispreferred

2.english:fluent(toieclevel>;800),workinglanguage

3.chinese:goodcommunicationskills

4.french:wouldbeaplus

5.eeteststools:canalyzer,diagnostictools,inca(es590or592)andmda,multimeter,oscilloscope,currentclampetc.

ic設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

ic設(shè)計(jì)驗(yàn)證工程師西安紫光國芯半導(dǎo)體有限公司西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國際ic公司以及國內(nèi)頂端ic公司提供on-site設(shè)計(jì)服務(wù)。

西安紫光國芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和dft、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計(jì)公司以及國內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。

我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!

responsibilities:

1.accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,vrad)andintegration.

3.workwithrandomverificationmethodology(vmm,ovm,uvm,erm)

4.workasanindependentverificationengineerstocheckthedesignfunctionalityatsocmodulelevelandchiplevel.

5.workasinterfacewithfront-endandback-endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.verilogorvhdlcodingaccordingtodesignspecificationorexternal/internalipintegration.

7.supportthepostsimulationwithgate-levelverilogorvhdlnetlist.

requirements:

1.eitherbachelor,masterorphdinmicroelectronics,electronicengineering,orrelatedfield,2+yearsofverificationworkingexperience.

2.experiencewithverificationlanguage(specman/e-language,system-verilog,vera)

3.experiencewithrtlcodingandsimulators(modelsim,nc-sim).

4.basicknowledgeofscriptlanguage(perl,tcl,c-languageandsoon)

5.knowledgeabout2g/3g/ltehandsetbasebandarchitecture,arm,ahbarchitectureisaplus.

6.knowledgeaboutbasebandchipperipheral(usb2.0/usb3.0,ssic,mipi)isaplus.

7.teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.goodcommandofenglish

數(shù)字電路驗(yàn)證工程師崗位職責(zé)

數(shù)字電路驗(yàn)證工程師上海立可芯半導(dǎo)體科技有限公司上海立可芯半導(dǎo)體科技有限公司,立可芯主要職責(zé):

1.負(fù)責(zé)制定驗(yàn)證計(jì)劃,并根據(jù)計(jì)劃完成模塊驗(yàn)證或子系統(tǒng)驗(yàn)證;

2.負(fù)責(zé)驗(yàn)證相關(guān)文檔的撰寫工作;

3.負(fù)責(zé)模塊在產(chǎn)品開發(fā)階段的技術(shù)支持工作;

4.負(fù)責(zé)與軟件溝通模塊使用流程和場(chǎng)景,豐富驗(yàn)證case;

5.負(fù)責(zé)低功耗驗(yàn)證相關(guān)工作;

6.負(fù)責(zé)芯片時(shí)序仿真;

7.負(fù)責(zé)量產(chǎn)測(cè)試所需的模塊驗(yàn)證case設(shè)計(jì)與實(shí)現(xiàn);

8.負(fù)責(zé)芯片的驗(yàn)證平臺(tái)開發(fā),負(fù)責(zé)驗(yàn)證技術(shù)跟蹤與演進(jìn);

9.研究新的驗(yàn)證方法和驗(yàn)證工具并加以應(yīng)用。

所需資歷:

1.學(xué)歷/所受培訓(xùn):通信、電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷(本科專業(yè)經(jīng)驗(yàn)豐富者同等考慮)

2.能力要求:兩年以上數(shù)字集成電路驗(yàn)證經(jīng)驗(yàn);精通驗(yàn)證語言和驗(yàn)證方法學(xué);掌握完整驗(yàn)證流程;熟練使用驗(yàn)證工具、方法學(xué);精通systemverilog和verilog語言;熟練使用eda驗(yàn)證工具

5.其它要求:有較好的英語讀寫能力;有較強(qiáng)的責(zé)任心,認(rèn)真細(xì)致;有較強(qiáng)的自我學(xué)習(xí)能力;良好的英語聽、說、讀、寫能力;良好的溝通協(xié)作能力

資深驗(yàn)證工程師崗位職責(zé)

soc驗(yàn)證資深工程師/專家杭州中天微系統(tǒng)杭州中天微系統(tǒng)有限公司,中天微,中天微系統(tǒng),杭州中天微,杭州中天微系統(tǒng),中天微任職資格:

1.具備mcu、ap、dsp類芯片數(shù)字電路驗(yàn)證背景,有asic流片經(jīng)驗(yàn)。熟練掌握verilog、systemverilog、uvm、c、perl等開發(fā)語言,熟悉vcs、verdi、modelsim等仿真工具。

2.能獨(dú)立搭建ip/soc驗(yàn)證環(huán)境,獨(dú)立完成功能、功耗、門仿等驗(yàn)證工作,熟悉數(shù)字電路驗(yàn)證流程。

3.有奮斗精神,吃得起苦,能夠發(fā)現(xiàn)問題、解決問題

4.有良好的溝通能力,有團(tuán)隊(duì)協(xié)作精神

5.有責(zé)任心,做事認(rèn)真

崗位職責(zé):

1.ip/soc驗(yàn)證環(huán)境搭建

2.ip/soc功能驗(yàn)證、低功耗驗(yàn)證、門級(jí)驗(yàn)證、fpga驗(yàn)證

3.驗(yàn)證方法學(xué)的應(yīng)用,流程的建立規(guī)范

4.培養(yǎng)年輕工程師

5.團(tuán)隊(duì)管理

邏輯驗(yàn)證工程師崗位職責(zé)

數(shù)字芯片(邏輯)設(shè)計(jì)/驗(yàn)證工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興崗位職責(zé):

1、負(fù)責(zé)芯片頂層或ip集成驗(yàn)證;

2、與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃,并搭建基于uvm的驗(yàn)證平臺(tái);

3、執(zhí)行驗(yàn)證計(jì)劃,編寫測(cè)試用例,開展遞歸測(cè)試,完成問題的調(diào)試和修復(fù);

4、負(fù)責(zé)覆蓋率收斂,并設(shè)計(jì)和編寫測(cè)試用例完成signoff前的cross-check;

5、開展門級(jí)功能和時(shí)序仿真;

6、為芯片的bringup提供支持。

任職要求:

1、4-6年ic驗(yàn)證經(jīng)驗(yàn),微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè),碩士及以上學(xué)歷;

2、熟悉ic驗(yàn)證流程,具備豐富的ip/soc驗(yàn)證以及成功流片的經(jīng)驗(yàn);

3、熟悉systemverilog和uvm驗(yàn)證方法學(xué);

4、熟悉axi/apb/ahb等總線協(xié)議;

5、熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證;

6、熟悉門級(jí)仿真;

7、能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn),具備團(tuán)隊(duì)協(xié)作精神,思路清晰,愛鉆研,具備抗壓能力。

電子驗(yàn)證工程師崗位職責(zé)

整車電子開發(fā)驗(yàn)證工程師-上海上海通用汽車上汽通用汽車有限公司,sgm,上海通用汽車,別克,通用汽車,上汽通用職責(zé)概述:

完成整車電子開發(fā)驗(yàn)證的計(jì)劃開發(fā)、驗(yàn)證實(shí)施和驗(yàn)證狀態(tài)跟蹤

職責(zé)描述:

1.熟悉汽車電子相關(guān)領(lǐng)域的規(guī)范,根據(jù)整車項(xiàng)目開發(fā)節(jié)點(diǎn)安排電子驗(yàn)證開發(fā)計(jì)劃。跟蹤并推動(dòng)項(xiàng)目零部件、子系統(tǒng)和整車試驗(yàn)的狀態(tài)、結(jié)果和問題解決。根據(jù)電子電氣硬件設(shè)計(jì)原理,設(shè)計(jì)合理仿真模擬方案

2.熟悉整車電子架構(gòu),根據(jù)項(xiàng)目節(jié)點(diǎn)安排搭建子系統(tǒng)臺(tái)架,負(fù)責(zé)設(shè)計(jì)臺(tái)架布局和零件采購,安排各電子子系統(tǒng)的測(cè)試并匯總問題狀態(tài)。

3.定期與全球各區(qū)域溝通討論并推進(jìn)整車電子開發(fā)驗(yàn)證工作

4.根據(jù)項(xiàng)目節(jié)點(diǎn)組織驗(yàn)證狀態(tài)評(píng)審及匯報(bào)。

5.電子開發(fā)驗(yàn)證車輛的狀態(tài)維護(hù)和驗(yàn)證狀態(tài)匯報(bào)。

任職資格:

1.全日制本科及以上學(xué)歷,汽車電子、電子工程、車輛工程等相關(guān)專業(yè)

2.從事整車電子開發(fā)驗(yàn)證相關(guān)行業(yè)2年以上的工作經(jīng)驗(yàn)

3.熟悉整車開發(fā)流程,熟悉汽車電器系統(tǒng),掌握總線通訊知識(shí),具有項(xiàng)目管理基礎(chǔ)知識(shí),會(huì)使用相關(guān)電子驗(yàn)證工具,如spy3

4.具備較強(qiáng)的組織協(xié)調(diào)、溝通能力

5.熟練的英語讀寫能力、良好的口語表達(dá)能力,可獨(dú)立組織英語會(huì)議

6.熟練運(yùn)用office工作軟件,ppt撰寫及演講能力強(qiáng)者優(yōu)先考慮

數(shù)字ic驗(yàn)證工程師崗位職責(zé)

數(shù)字ic驗(yàn)證工程師崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

任職要求:

1.本科及以上學(xué)歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗(yàn)或有多個(gè)ic設(shè)計(jì)項(xiàng)目的驗(yàn)證經(jīng)驗(yàn);

3.熟悉asic芯片全開發(fā)流程(cot/soc均可);

4.熟練掌握hdl語言:verilog/systemverilog;

5.對(duì)驗(yàn)證方法學(xué)的熟練使用:vmm/uvm/ovm之一;

6.腳本的熟練使用:sh/perl/tcl/makefile/python/ruby。

崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

ic驗(yàn)證工程師崗位職責(zé)

ic驗(yàn)證工程師采微科技上海采微電子科技有限公司,上海采微科技,采微科技senior/staffverificationengineerormanager

responsibilities:

-participate/leadasicdigitalverificationforcpu/socprojects;

-createverificationplanswithdesigners;

-developdvarchitectureandverificationenvironment;

-verificationexecutionandsign-off;

skillsmandatory:

-excellentteamworkingstyle;

-solidip/socverificationbackground:

-massproductionforverifiedip/soc

-productionexperiencesonverificationstrategiesandtestplans;

-proficiencyinuvmfortestbenchcreation,debug,reuse,constrained-randomstimulusandfunctionalcoverage;

-expertlevelknowledgeofverificationtools;

-familiarwithlinux,csh/pythonoranyscriptlanguages;

skillsplus:

-productionexperienceonsimulationaccelerationsolution;

-familiarwithx86architectureisabigplus,especiallyonpciexpress;

-familiarwithanyriscarchitecture(arm,mips,.etc);

-familiarwithsystemmodeling;

-goodunderstandingonmodernoperatingsystemsandvirtualization.

高級(jí)/工作人員驗(yàn)證工程師或經(jīng)理

職責(zé):

-參與/領(lǐng)導(dǎo)針對(duì)cpu/soc項(xiàng)目的asic數(shù)字驗(yàn)證;

-與設(shè)計(jì)師制定驗(yàn)證計(jì)劃;

-開發(fā)dv架構(gòu)和驗(yàn)證環(huán)境;

-驗(yàn)證執(zhí)行和簽名;

技能強(qiáng)制:

-優(yōu)秀的團(tuán)隊(duì)合作精神;

-固體ip/soc驗(yàn)證背景:

-批量生產(chǎn)的驗(yàn)證ip/soc

-驗(yàn)證策略和測(cè)試計(jì)劃的生產(chǎn)經(jīng)驗(yàn);

-熟練的uvm測(cè)試臺(tái)創(chuàng)建,調(diào)試,重用,約束隨機(jī)刺激和功能覆蓋;

-驗(yàn)證工具的專家級(jí)知識(shí);

-熟悉linux,csh/python或任何腳本語言;

技能加:

-模擬加速解決方案的生產(chǎn)經(jīng)驗(yàn);

-熟悉x86架構(gòu)是一大優(yōu)勢(shì),特別是在pciexpress上;

-熟悉任何risc架構(gòu)(arm,mips,.etc);

-熟悉系統(tǒng)建模;

-對(duì)現(xiàn)代操作系統(tǒng)和虛擬化的良好理解。

設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

epb算法設(shè)計(jì)與驗(yàn)證工程師上海匯眾上海匯眾汽車制造有限公司,上海匯眾,匯眾招聘崗位:epb算法設(shè)計(jì)與驗(yàn)證工程師

工作地點(diǎn):上海市浦東南路1493號(hào)

數(shù)量:2人

學(xué)歷要求:碩士及以上學(xué)歷

專業(yè)要求:車輛工程、控制工程或相關(guān)專業(yè)

英語能力:英語cet6以上

經(jīng)歷要求:有3年以上底盤電控產(chǎn)品開發(fā)經(jīng)歷

性別要求:不限

年齡要求:不限

經(jīng)驗(yàn)要求:3年以上底盤電控產(chǎn)品的控制算法的設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)

其他要求:熱愛這個(gè)行業(yè)、勤學(xué)肯干,具有團(tuán)隊(duì)協(xié)作精神

工作職責(zé):

1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進(jìn)行控制算法驗(yàn)證工作;

2)利用相關(guān)的工具,如tessy,qac,polyspace等進(jìn)行軟件單元測(cè)試;

3)編寫算法軟件單元測(cè)試用例;

4)撰寫控制算法軟件驗(yàn)證相關(guān)的報(bào)告和文檔;

5)熟悉軟件釋放流程,管控軟件發(fā)布質(zhì)量。

優(yōu)先經(jīng)驗(yàn)和技能:

1)精通控制理論;具有汽車系統(tǒng)動(dòng)力學(xué)、制動(dòng)系統(tǒng)等專業(yè)知識(shí);

2)具有開發(fā)電子制動(dòng)系統(tǒng)項(xiàng)目的經(jīng)歷者優(yōu)先,包括epb、abs、tcs、esp等;

3)熟練使用matlab/simulink等建模工具;熟練使用tessy,qac,polyspace等測(cè)試軟件;熟悉c語言;

4)熟悉misrac規(guī)則;

5)有歐美外資、合資企業(yè)的工作經(jīng)歷者優(yōu)先。

芯片驗(yàn)證工程師崗位職責(zé)

芯片驗(yàn)證工程師泰凌微電子泰凌微電子(上海)有限公司,泰凌,泰凌微電子,泰凌工作職責(zé):

本職位主要是負(fù)責(zé)搭建無線soc及ip相關(guān)數(shù)字產(chǎn)品的驗(yàn)證測(cè)試環(huán)境,協(xié)同算法工程師和芯片設(shè)計(jì)工程師編寫芯片測(cè)試計(jì)劃并進(jìn)行數(shù)字仿真及驗(yàn)證。

職位要求:

1.碩士及以上學(xué)歷,電子工程、微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè);

2.熟悉數(shù)字芯片驗(yàn)證流程、verilog語言及數(shù)字芯片ip的verilog驗(yàn)證;

3.能熟練運(yùn)用c/c++及uvm/ovm驗(yàn)證方法學(xué)進(jìn)行編程,熟悉perl/shell腳本;

4.英語cet—4級(jí)以上,能夠熟練的閱讀英文開發(fā)資料;

5.具備良好的文檔編寫能力和習(xí)慣,能夠編寫規(guī)范的概要和詳細(xì)設(shè)計(jì)文檔;

6.具備良好的溝通與協(xié)調(diào)能力,良好的團(tuán)隊(duì)合作意識(shí),強(qiáng)烈的責(zé)任感及進(jìn)取精神;

7.有以下一項(xiàng)或多項(xiàng)經(jīng)驗(yàn)者優(yōu)先:

a)有assertion設(shè)計(jì)經(jīng)驗(yàn);

b)有搭建基于uvm/ovm驗(yàn)證平臺(tái)經(jīng)驗(yàn)。

高級(jí)ic驗(yàn)證工程師崗位職責(zé)

高級(jí)ic驗(yàn)證工程師崗位職責(zé):

1.負(fù)責(zé)制定模塊級(jí)/系統(tǒng)級(jí)的驗(yàn)證計(jì)劃,搭建模塊級(jí)/系統(tǒng)級(jí)驗(yàn)證平臺(tái),編寫模塊級(jí)/系統(tǒng)級(jí)測(cè)試用例,完成模塊級(jí)/系統(tǒng)級(jí)的功能驗(yàn)證。參與芯片后仿真;

2.編寫驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過程和提升驗(yàn)證的自動(dòng)化;

3.解決芯片驗(yàn)證過程中的工具和環(huán)境問題。

4.參與芯片bringup調(diào)試。

任職要求:

1.精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái);

2.精通verilog和systemverilog語言;熟練使用vcs,verdi等主流eda仿真工具;

3.熟悉linux/unix環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言;

4.熟悉axi/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮;

5.5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn);

6.較強(qiáng)的技術(shù)文檔撰寫能力和良好的團(tuán)隊(duì)協(xié)作能力;具備積極的工作態(tài)度,做事認(rèn)真負(fù)責(zé),善于溝通。

職位必備項(xiàng)

學(xué)校類型必須公辦以上學(xué)校

專業(yè)選擇必須電氣工程類,計(jì)算機(jī)科學(xué)與技術(shù)類相關(guān)專業(yè)

學(xué)歷必須統(tǒng)招本科以上學(xué)歷

其他項(xiàng)5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn)

精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái)

職位優(yōu)先項(xiàng)

工作經(jīng)驗(yàn)5年以上工作經(jīng)驗(yàn)優(yōu)先

技能要求具備較強(qiáng)的r;建模;集成電路能力優(yōu)先

方向要求具有芯片;集成電路相關(guān)工作經(jīng)驗(yàn)優(yōu)先

其他項(xiàng)精通verilog和systemverilog語言;熟練使用vcs,verdi等主流eda仿真工具

熟悉linux/unix環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言

熟悉axi/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮

崗位職責(zé):

1.負(fù)責(zé)制定模塊級(jí)/系統(tǒng)級(jí)的驗(yàn)證計(jì)劃,搭建模塊級(jí)/系統(tǒng)級(jí)驗(yàn)證平臺(tái),編寫模塊級(jí)/系統(tǒng)級(jí)測(cè)試用例,完成模塊級(jí)/系統(tǒng)級(jí)的功能驗(yàn)證。參與芯片后仿真;

2.編寫驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過程和提升驗(yàn)證的自動(dòng)化;

3.解決芯片驗(yàn)證過程中的工具和環(huán)境問題。

4.參與芯片bringup調(diào)試。

任職要求:

1.精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái);

2.精通verilog和systemverilog語言;熟練使用vcs,verdi等主流eda仿真工具;

3.熟悉linux/unix環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言;

4.熟悉axi/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮;

5.5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn);

6.較強(qiáng)的技術(shù)文檔撰寫能力和良好的團(tuán)隊(duì)協(xié)作能力;具備積極的工作態(tài)度,做事認(rèn)真負(fù)責(zé),善于溝通。

集成電路驗(yàn)證工程師崗位職責(zé)

集成電路前端(數(shù)字)驗(yàn)證工程師廣芯微電子(廣州)股份有限公司廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯職責(zé)描述:

1.與芯片設(shè)計(jì)工程師溝通,撰寫完整的ip驗(yàn)證和芯片級(jí)驗(yàn)證的測(cè)試計(jì)劃

2.負(fù)責(zé)芯片測(cè)試環(huán)境搭建

3.使用systemverilog搭建uvm驗(yàn)證環(huán)境。能進(jìn)行隨機(jī)性測(cè)試和回歸測(cè)試。

4.參與fpga系統(tǒng)驗(yàn)證

任職要求:

1.電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷

2.在數(shù)字設(shè)計(jì)驗(yàn)證領(lǐng)域有2年以上工作經(jīng)驗(yàn)

3.熟悉ip模塊以及芯片級(jí)測(cè)試計(jì)劃的撰寫

4.熟悉verilog/c/c++

5.熟悉uvm驗(yàn)證方法學(xué),熟悉使用systemverilog。

6.具有芯片流片經(jīng)驗(yàn)者優(yōu)先

7.有低功耗驗(yàn)證者優(yōu)先

8.具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)

硬件驗(yàn)證工程師崗位職責(zé)

硬件開發(fā)/驗(yàn)證工程師復(fù)旦微上海復(fù)旦微電子集團(tuán)股份有限公司,上海復(fù)旦,復(fù)旦微,復(fù)旦崗位職責(zé):

1.從事集成電路設(shè)計(jì)工作;

2.主要完成集成電路設(shè)計(jì)中的硬件設(shè)計(jì)、驗(yàn)證設(shè)計(jì)、樣片測(cè)試、參數(shù)標(biāo)定工作;

3.硬件設(shè)計(jì):使用eda軟件、電子產(chǎn)品有針對(duì)設(shè)計(jì)原理圖、pcb、調(diào)試;

4.驗(yàn)證設(shè)計(jì):編寫軟件(c、匯編)配合pcb板有針對(duì)性進(jìn)行功能驗(yàn)證;

5.樣片測(cè)試:編寫軟件、設(shè)計(jì)硬件對(duì)工程樣片進(jìn)行功能、參數(shù)測(cè)試,編寫文檔;

6.參數(shù)標(biāo)定:分析樣片測(cè)試中的數(shù)據(jù)、編寫文檔,完成芯片ac/dc參數(shù)標(biāo)定。

職位要求:

1.大學(xué)本科及以上學(xué)歷,至少具備一年工作經(jīng)驗(yàn);

2.通信、電子工程、微電子或相關(guān)專業(yè),性別不限;

3.熟練掌握pc機(jī)硬件基本接口、常用芯片和器件;

4.熟練掌握一種pc高級(jí)語言(c/vb/vc等);

5.熟練掌握至少一類單片機(jī)(51/pic/arm);

6.熟練掌握pcb設(shè)計(jì)工具(protel),有一定的pcb設(shè)計(jì)經(jīng)驗(yàn);

7.具有eeprom、flash、rfid工作經(jīng)驗(yàn)者優(yōu)先;

8.具備基本數(shù)字電路設(shè)計(jì),有使用vhdl或verilog設(shè)計(jì)、仿真經(jīng)驗(yàn);

9.具備通用可編程器件(cpld/fpga)開發(fā)基礎(chǔ)知識(shí);

10.具備良好的團(tuán)隊(duì)協(xié)作精神、溝通能力,有較強(qiáng)的自學(xué)能力和進(jìn)取心。

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

芯片設(shè)計(jì)驗(yàn)證工程師瀚芯咨詢上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯soc芯片設(shè)計(jì)驗(yàn)證工程師asicverificationengineer

position:icdesignverificationengineer,orabovelevel

location:shanghai

responsibilities:

-understandingtheexpectedfunctionalityofdesigns.

-developingtestingandregressionplans.

-verificationwithverilog/systemverilog/uvm

-setupverificationtestbenchinmodulelevelandchiplevel,defineandexecuteverificationplanwithfullfunctionalcoverage.

-designinganddevelopingverificationenvironment.

-runningrtlandgate-levelsimulations/regression.

-code/functionalcoveragedevelopment,analysisandclosure.

requirements:

-icverificationskillsandbasicknowledgeoflogicandcircuitdesign,goodcommunicationandproblemsolvingskills.

-systemverilog,vmm/ovm/uvmverificationmethdology.

-industrystandardasicdesignandverification

-master'sdegreewith5+yearsofexperience

測(cè)試驗(yàn)證工程師崗位職責(zé)

車聯(lián)網(wǎng)測(cè)試驗(yàn)證工程師國汽(北京)智能網(wǎng)聯(lián)汽車研究院有限公司國汽(北京)智能網(wǎng)聯(lián)汽車研究院有限公司,國汽智聯(lián),國汽智能網(wǎng)聯(lián),國汽崗位職責(zé):

1.作為車聯(lián)網(wǎng)項(xiàng)目的測(cè)試負(fù)責(zé)人,編寫測(cè)試計(jì)劃,策劃測(cè)試項(xiàng)目的總體測(cè)試策略;

2.負(fù)責(zé)設(shè)計(jì)測(cè)試用例;

3.負(fù)責(zé)項(xiàng)目的具體測(cè)試執(zhí)行工作,編寫軟件問題報(bào)告;

4.作為測(cè)試項(xiàng)目負(fù)責(zé)人,對(duì)項(xiàng)目的bug狀態(tài)進(jìn)行監(jiān)控和跟蹤。

任職要求:

1.本科及以上學(xué)歷,計(jì)算機(jī)、通信等相關(guān)專業(yè),本科需工作2年以上,碩士不作要求;

2.至少掌握一門編程語言,有相關(guān)編程經(jīng)驗(yàn)(java、c)者優(yōu)先;

3.至少熟悉一種數(shù)據(jù)庫;

4.具備測(cè)試規(guī)劃設(shè)計(jì)能力,有web、app測(cè)試經(jīng)驗(yàn)者優(yōu)先;

5.有單元測(cè)試,及junit框架測(cè)試經(jīng)驗(yàn)者優(yōu)先;

6.有過小型測(cè)試工具輕量級(jí)開發(fā)、理解v2x通信基本原理和車聯(lián)網(wǎng)相關(guān)經(jīng)驗(yàn)者優(yōu)先;

7.具有較強(qiáng)的溝通理解和協(xié)調(diào)能力,工作積極主動(dòng)。

數(shù)字驗(yàn)證工程師崗位職責(zé)

數(shù)字驗(yàn)證工程師工作描述

1.根據(jù)設(shè)計(jì)規(guī)范制定測(cè)試計(jì)劃。

2.設(shè)計(jì)和發(fā)展核查環(huán)境

3.創(chuàng)建uvm測(cè)試用例

4.創(chuàng)建代碼和函數(shù)覆蓋報(bào)告。

工作要求

1.電子工程、計(jì)算機(jī)或相關(guān)專業(yè),碩士學(xué)歷2年以上學(xué)歷,本科5年以上asic設(shè)計(jì)或驗(yàn)證工作經(jīng)驗(yàn)。

2.熟悉verilog和rtl設(shè)計(jì)

3.熟悉system-verilog和uvm驗(yàn)證方法

4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先

5.熟悉數(shù)字信號(hào)處理知識(shí)者優(yōu)先

6.善于解決問題和溝通工作描述

1.根據(jù)設(shè)計(jì)規(guī)范制定測(cè)試計(jì)劃。

2.設(shè)計(jì)和發(fā)展核查環(huán)境

3.創(chuàng)建uvm測(cè)試用例

4.