第5講 單片機的并行IO口-陳裕國

MCS-51單片機的并行IO口1 并行IO口的結構

2

并行IO口的編程操作3

并行IO口的應用1 并行IO口的結構P1口教材P79頁接下頁必須注意，在讀引腳時，該端口的鎖存儲器必須事先寫“1”。1 并行IO口的結構P1口教材P79頁接下頁必須注意，在讀引腳時，該端口的鎖存儲器必須事先寫“1”，使場效應管截止。這是因為該引腳既是輸出端同時也是外部信號的輸入端。比如：假設該引腳的狀態(tài)此時為0，則驅動器的下方場效應管會導通，此時相當于輸出“0”；如果有一外部輸入信號是高電平且加到該引腳上，則該引腳會被強行箝拉到低電平，故造成讀到CPU中的數(shù)據(jù)為“0”，同時也可能造成器件損壞！

1 并行IO口的結構P2口教材P80頁接下頁“控制”選擇開關下方即類同P1口；“控制”選擇開關上方，“地址”經(jīng)過兩個非門（場效應管相當一個非門）輸出。1 并行IO口的結構P3口教材P81頁接下頁忽略第二功能且“第二輸出功能”線為“1”，即類同P1口，此時為第一功能；第二功能輸出類同P2口，第二功能輸入類同P1口輸入。1 并行IO口的結構--P0口教材P77頁接下頁“控制”選擇開關下方:(1)即類同P1口，即輸入輸出口，(2)輸入數(shù)據(jù)；“控制”選擇開關上方輸出地址/數(shù)據(jù),類同P2口輸出地址。所謂并行I/O口，即各位的數(shù)據(jù)同時被輸入或輸出，它的最大特點是速度快。

（1）結構特點

MCS-51系列單片機的32根I/O線分為四個雙向并行口P0~P3。P1、P2、P3口均有內部上拉電阻，而P0口的引腳是通過場效應管接到VCC。顯然，當P0口的上、下兩只場效應管均關斷時，引腳相當于“浮空”狀態(tài)，即可作為高阻抗的輸入端口（∴P0口為真正的雙向口）。1 并行IO口的結構接下頁（1）輸入功能

單片機有兩種讀一個端口的方法：讀鎖存器和讀引腳。②讀鎖存器：在CPU“讀鎖存器”信號的作用下，鎖存器的狀態(tài)通過三態(tài)門送到內部總線，然后讀到CPU中進行處理，而處理后的值將被重新寫入鎖存器。能實現(xiàn)這種功能的指令稱為“讀—修改—寫”指令，它們有：①接下頁ANL（邏輯與指令）例如：ANLP1，AORL（邏輯或指令）例如：ORLP2，AXRL（邏輯異或指令）例如：XRLP3，AINC（增量指令）例如：INCP2DEC（減量指令）例如：DECP1DJNZ（循環(huán)判跳指令）例如：DJNZP2，LOOPJBC（位測試轉移指令）例如：JBCP1.1,LOOPMOV（位傳送指令）例如：MOVP1.3,CCPL（位取反指令）例如：CPLP1.0CLR（位清“0”指令）例如：CLRP1.0SETB（位置位指令）例如：SETBP3.3

！讀鎖存器操作的共同點（特征）：先讀入并行I/O口鎖存器中的內容，作一定的修改，然后再寫入該口的鎖存器中（讀出—修改—寫回）。

上述的后五條指令，屬于位操作指令，實際上也是先要將8位鎖存器的內容一起讀入，再按指定位進行修改，然后再一起寫入鎖存器中。接下頁

②CPU“讀引腳”信號時，但必須注意，在讀引腳時，該端口的鎖存儲器必須事先寫“1”。這是因為該端口既是輸出端同時也是外部信號的輸入端。比如：假設該端口的狀態(tài)此時為0，則驅動器的下方場效應管會導通，此時相當于輸出“0”；如果有一外部輸入信號是高電平且加到該引腳上，則該引腳會被強行箝拉到低電平，故造成讀到CPU中的數(shù)據(jù)為“0”，同時也可能造成器件損壞！而事先給鎖存器寫“1”，對于P0口，此時上、下兩只場效應管均夾斷，則構成高阻輸入；對于P1、P2和P3口，此時的輸出給拉成高電平，故其電平狀態(tài)取決于外部信號。（在復位時，各端口的鎖存器均置成“1”！）接下頁當單片機執(zhí)行改變鎖存器值的輸出指令時，在該指令的最后周期的狀態(tài)時，CPU向鎖存器產(chǎn)生出有效的“寫鎖存器”信號，將內部總線上的新值寫入鎖存器（即D觸發(fā)器）。P0口輸出驅動器能驅動8個LSTTL輸入，P1、P2、P3口可驅動4個LSTTL輸入。（3）輸出功能與負載能力接下頁（4）特殊功能P0口還起了數(shù)據(jù)總線和地址總線（低八位）的作用。在進行正常的輸出（普通IO）時，“控制”端為“0”，多路轉換器MUX接在鎖存器的Q端。此時上方的場效應管關斷，下方的場效應管受鎖存器的控制，P0口具有開漏輸出，這時驅動外部電路時P0口需外加上拉電阻（上拉電阻的阻值取5.1K或者4.7K）。在CPU進行外部存儲器存/取時，P0口起數(shù)據(jù)總線或地址總線的作用，“控制”端為“1”，多路轉換器MUX接反相器的輸出端，即相當于接在“地址/數(shù)據(jù)”端。當這個“地址/數(shù)據(jù)”為“1”時，上方的場效應管導通而下主的場效應管關斷，P0.X輸出高電平，反之輸出低電平。這時P0口不需外接上拉電阻(作為總線用)。接下頁a）P0.X結構圖

在CPU需要對外部存儲器進行寫操作時，“地址/數(shù)據(jù)”端應先送出地址，然后在把要寫的數(shù)據(jù)輸出。很顯然，P0口的地址、數(shù)據(jù)是分時輸出，這就是需要加入外部地址鎖存器將先輸出的地址鎖存起來，地址鎖存信號取自ALE。一般的情況下，P0口只在系統(tǒng)中用作總線，而不作為一般的I/O口，因而P0口不外加上拉電阻。接下頁與P0口類似，P2口除了作I/O口之外，還作為地址總線的高8位地址輸出端。在作為I/O口用時，“控制”端為“0”，故多路轉換器MUX接在鎖存器的Q端，場效應管受鎖存器的控制。在作為地址總線輸出時，“控制”端為“1”，多路轉換器MUX接在“地址”端，故場效應管由“地址”端來控制，此時鎖存器（P2的特殊功能寄存器SFR）的內容不變，在外部存儲器讀/寫完畢時，P2口的地址輸出的作用也結束，則“控制”端又變?yōu)椤?”，P2口繼續(xù)按鎖存器原來的狀態(tài)輸出。由于P2口在CPU對外部存儲器讀/寫過程中，始終能輸出地址信號，所以P2的地址不需要外部鎖存器的鎖存。接下頁3)P3口（第二功能）P3口除了用作為一般I/O口外，每一根線都可以執(zhí)行與口功能無關的第二種I/O功能。由圖2-5可以看出，輸出驅動器受控于鎖存器的狀態(tài)與第二輸出功能的狀態(tài)。

若要進行第二功能使用時，鎖存器必須先寫入“1”，否則口線將被拉為0。接下頁P3口的第二功能有哪些？接下頁強調！說明：對P0～P3口：1）

各個端口引腳在作輸入口之前，都要先向對應的口寄存器中寫“1”，不然不能作輸入口用。2）P0口內部沒有上拉電阻（其他都有），所以作通用IO口用時為“開漏”輸出，必須外加上拉電阻。在作總線使用時不需要加上拉。其他的口可加可不加。（上拉電阻的阻值確定，5.1K或者4.7K都可以）。3）P3口作第二功能使用時，相應的口鎖存器必須為“1”狀態(tài)。4）

如果使用了外部存儲器，不要再寫P0口（外部存儲器掛在P0口）。返回2 并行IO口的編程操作教材P82頁接下頁三種基本操作：

（1）數(shù)據(jù)輸出

下面三條指令均可向P0口輸出數(shù)據(jù)：

①MOV P0,A

②ANL P0,#DATA

③ORL P0,A

（2）讀端口輸入

ANLP1,#0FH

（3）讀引腳輸入

MOV P1,#0FFH

MOV A,P1

2 并行IO口的編程操作教材P83頁接下頁2 并行IO口的編程操作教材P83頁接下頁2 并行IO口的編程操作教材P83頁返回3

并行IO口的應用--教材P85頁接下頁3

并行IO口的應用--教材P86頁接下頁3

并行IO口的應用--教材P87頁接下頁3

并行IO口的應用--教材P88頁接下頁3

并行IO口的應用--教材P88頁接下頁3

并行IO口的應用--教材P89頁接下頁3

并行IO口的應用--教材P89頁接下頁3

并行IO口的應用--教材P90頁接下頁3

并行IO口的應用--教材P91頁接下頁3

并行IO口的應用--教材P92頁接下頁方法二：并消抖電容3

并行IO口的應用--教材P94頁接下頁3