第九章 數(shù)字電路基礎(chǔ)及組合邏輯電路

第9章組合邏輯電路第一節(jié)數(shù)字電路基礎(chǔ)

第二節(jié)門(mén)電路

第三節(jié)常用集成組合邏輯電路門(mén)電路是構(gòu)成組合邏輯電路的基本單元，學(xué)習(xí)中注意理解各種門(mén)的工作原理和邏輯功能；掌握邏輯代數(shù)的運(yùn)算方法及化簡(jiǎn)邏輯函數(shù)的方法；掌握組合邏輯電路的分析步驟和方法；了解和熟悉各類(lèi)常用中規(guī)模集成邏輯部件的邏輯功能、工作原理及應(yīng)用。作業(yè)：9-15(3)；9-16(b)；9-17(3)；9-18學(xué)習(xí)目的與要求第一節(jié)數(shù)字電路基礎(chǔ)一、數(shù)字信號(hào)的概念

電子電路所處理的電信號(hào)可以分為兩大類(lèi)：模擬信號(hào)和數(shù)字信號(hào)。諸如溫度、壓力、速度等量的轉(zhuǎn)換信號(hào)，數(shù)值上具有隨時(shí)間連續(xù)變化的特點(diǎn)，習(xí)慣上人們把這類(lèi)信號(hào)稱為模擬信號(hào)。tu0對(duì)模擬信號(hào)接收、處理和傳遞的電子電路稱模擬電路。如放大電路、濾波器、信號(hào)發(fā)生器等。tu0

在兩個(gè)穩(wěn)定狀態(tài)之間作階躍式變化的信號(hào)稱為數(shù)字信號(hào)，數(shù)字信號(hào)在時(shí)間上和數(shù)值上都是離散的。例如生產(chǎn)線中的產(chǎn)品，只能在一些離散的瞬間完成，而且產(chǎn)品的個(gè)數(shù)也只能逐個(gè)增減，它們的轉(zhuǎn)換信號(hào)就是數(shù)字信號(hào)。

上圖是典型的數(shù)字信號(hào)波形。實(shí)用中，計(jì)算機(jī)鍵盤(pán)的輸入信號(hào)就是典型的數(shù)字信號(hào)。用來(lái)實(shí)現(xiàn)數(shù)字信號(hào)的產(chǎn)生、變換、運(yùn)算、控制等功能的電路稱為數(shù)字電路。

1.數(shù)字電路的工作信號(hào)是二進(jìn)制信息。因此，數(shù)字電路對(duì)組成電路元器件的精度要求并不高，只要滿足工作時(shí)能夠可靠區(qū)分0和1兩種狀態(tài)即可，所以數(shù)字電路設(shè)計(jì)方便。

2.對(duì)數(shù)字電路而言，干擾往往只影響脈沖的幅度，在一定范圍內(nèi)不會(huì)混淆0和1兩個(gè)數(shù)字信息，因此抗干擾能力強(qiáng)。

3.不僅能完成數(shù)值運(yùn)算，而且能進(jìn)行邏輯判斷和邏輯運(yùn)算。

4.分析方法不同于模擬電路。本教材介紹的數(shù)字電路分有組合邏輯電路和時(shí)序邏輯電路兩大部分。1．?dāng)?shù)字信號(hào)的特點(diǎn)

2．脈沖信號(hào)和數(shù)字信號(hào)

一切非正弦的、帶有突變特點(diǎn)的波形，統(tǒng)稱為脈沖。數(shù)字電路處理的信號(hào)多是矩形脈沖，這種信號(hào)常用二值量信息表示，即用邏輯信號(hào)0和１來(lái)表示信號(hào)的狀態(tài)（高電平或低電平），我們所講的數(shù)字信號(hào)，通常都是指這種信號(hào)。圖9-1幾種常見(jiàn)的脈沖波形數(shù)字電路的應(yīng)用十分廣泛，它已廣泛應(yīng)用于數(shù)字通訊、自動(dòng)控制、數(shù)字測(cè)量?jī)x表、家用電器、電子計(jì)算機(jī)等各個(gè)領(lǐng)域。3．?dāng)?shù)字電路的應(yīng)用二、數(shù)制和碼制（1）十進(jìn)制數(shù)十進(jìn)制數(shù)是最常用的計(jì)數(shù)體制，十進(jìn)制數(shù)的特點(diǎn)是：

1）基數(shù)是10。

2）計(jì)數(shù)規(guī)律是“逢十進(jìn)一”。每一數(shù)碼處于不同的位置時(shí)，它代表的數(shù)值是不同的，即不同的數(shù)位有不同的位權(quán)。

1．?dāng)?shù)的表示方法

式中的下標(biāo)10表示是十進(jìn)制數(shù)：（2）二進(jìn)制數(shù)二進(jìn)制數(shù)的特點(diǎn)：

1）基數(shù)是２。采用兩個(gè)數(shù)碼０和１。

2）計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。二進(jìn)制的各位位權(quán)分別為20、21、22…。式中的下標(biāo)２表示Ｎ是二進(jìn)制數(shù)。每一位的系數(shù)和位權(quán)的乘積稱為該位的加權(quán)系數(shù)。任意一個(gè)n位正整數(shù)N所表示的數(shù)值，等于其各位加權(quán)系數(shù)之和?！?/p>

（3）十六進(jìn)制數(shù)十六進(jìn)制數(shù)的基數(shù)是16，采用16個(gè)數(shù)碼：0、1、2、3、4、5、6、7、8、9、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ，其中10～15分別用Ａ～Ｆ表示。十六進(jìn)制數(shù)的計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，各位的位權(quán)是16的冪。

N位十六進(jìn)制正整數(shù)N可表示為（1）二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)只要求出二進(jìn)制或十六進(jìn)制數(shù)各位加權(quán)系數(shù)之和，則得相應(yīng)的十進(jìn)制數(shù)。（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)可以采用除2倒取余法，轉(zhuǎn)換步驟如下：第一步：把給定的十進(jìn)制數(shù)除以2，取出余數(shù)，即為最低位數(shù)的數(shù)碼k0。第二步：將前一步得到的商再除以2，再取出余數(shù)，即得次低位數(shù)的數(shù)碼k1。以下各步類(lèi)推，直到商為0為止，最后得到的余數(shù)即為最高位數(shù)的數(shù)碼kn-1。2．不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換例9-1解將十進(jìn)制數(shù)75轉(zhuǎn)換成二進(jìn)制數(shù)。

2|75……余1即k0＝12|37……余1即k1＝12|18……余0即k2＝02|9……余1即k3＝12|4……余0即k4＝02|2……余0即k5＝02|1……余1即k6＝10即

（3）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換

1）將二進(jìn)制正整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)將二進(jìn)制數(shù)從最低位開(kāi)始，每４位分為一組（最高位可以補(bǔ)０），每組都轉(zhuǎn)換為１位相應(yīng)的十六進(jìn)制數(shù)數(shù)碼即可。例9-2解將二進(jìn)制數(shù)

轉(zhuǎn)換成十六進(jìn)制數(shù)。

二進(jìn)制數(shù)0100

1011

十六進(jìn)制數(shù)4Ｂ即

2）將十六進(jìn)制正整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。將十六進(jìn)制數(shù)的每一位轉(zhuǎn)換為相應(yīng)的４位二進(jìn)制數(shù)即可。例9-3解

將轉(zhuǎn)換為二進(jìn)制數(shù)。

十六進(jìn)制數(shù)4Ｂ

二進(jìn)制數(shù)01001011即（最高位為0可舍去）

建立代碼與文字、符號(hào)或特定對(duì)象之間的一一對(duì)應(yīng)的關(guān)系稱為編碼。所謂二－十進(jìn)制碼，指的是用十個(gè)四位二進(jìn)制數(shù)來(lái)分別表示十進(jìn)制數(shù)中的０～９十個(gè)數(shù)碼，簡(jiǎn)稱BCD碼。

BCD碼的編碼方式有很多種,一般分有權(quán)碼和無(wú)權(quán)碼。

8421BCD碼是一種最基本的，應(yīng)用十分普遍的BCD碼，它是一種有權(quán)碼，8421就是指編碼中各位的位權(quán)分別是8、4、2、1。將十進(jìn)制數(shù)的每一位分別用4位二進(jìn)制碼表示出來(lái)，所構(gòu)成的數(shù)稱為二－十進(jìn)制數(shù)。

例3．二－十進(jìn)制碼（BCD碼）三、邏輯代數(shù)

（1）邏輯代數(shù)、邏輯變量1．基本邏輯關(guān)系日常生活中我們會(huì)遇到很多結(jié)果完全對(duì)立而又相互依存的事件，如開(kāi)關(guān)的通斷、電位的高低、信號(hào)的有無(wú)、工作和休息等，顯然這些都可以用二值變量來(lái)表示，這種二值變量就稱為邏輯變量。邏輯變量可以用字母Ａ、Ｂ、Ｃ、…Ｘ、Ｙ、Ｚ等來(lái)表示，但邏輯變量只有兩個(gè)不同的取值，分別是邏輯０和邏輯１。顯然，1和0并不是體現(xiàn)的數(shù)值大小，而是體現(xiàn)的某種邏輯狀態(tài)。

邏輯代數(shù)就是用以描述邏輯關(guān)系、反映邏輯變量運(yùn)算規(guī)律的數(shù)學(xué)，它是按照一定的邏輯規(guī)律進(jìn)行運(yùn)算的。（2）基本的邏輯關(guān)系及其運(yùn)算基本的邏輯關(guān)系只有“與”、“或”、“非”三種。

1）“與”邏輯和“與”運(yùn)算當(dāng)決定某一種結(jié)果的所有條件都具備時(shí)，這個(gè)結(jié)果才能發(fā)生，這種邏輯關(guān)系稱為“與”邏輯，又稱邏輯乘。用F代表燈泡的狀態(tài)、用Ａ、Ｂ分別代表兩只開(kāi)關(guān)的狀態(tài)，可記作

F=Ａ·Ｂ或F=ＡＢ+－USR0AB“與”邏輯電路F“與”邏輯符號(hào)級(jí)別最高，運(yùn)算規(guī)則為“有0為0，全1為1”

當(dāng)決定某事件的全部條件都不具備時(shí)，結(jié)果不會(huì)發(fā)生，但只要一個(gè)條件具備，結(jié)果就會(huì)發(fā)生，這種因果關(guān)系叫做“或”邏輯，也稱為邏輯加。F=A+B式中“+”表示邏輯“或”(或邏輯“加”)，運(yùn)算符級(jí)別比“與”低。+－USR0“或”邏輯電路FAB燈泡的狀態(tài)用F表示，開(kāi)關(guān)的狀態(tài)分別用Ａ、Ｂ表示：2）“或”邏輯和“或”運(yùn)算運(yùn)算規(guī)則為“有1為1，全0為0”

當(dāng)某事件相關(guān)條件不具備時(shí)，結(jié)果必然發(fā)生；但條件具備時(shí)，結(jié)果不會(huì)發(fā)生，這種因果關(guān)系叫做“非”邏輯，也稱為邏輯非。

變量頭上的橫杠“－

”表示邏輯“非”，0非是1；1非是0。+－USR0“非”邏輯電路FA

條件具備時(shí)開(kāi)關(guān)A閉合，電源被開(kāi)關(guān)短路，電燈不會(huì)亮。這種關(guān)系用邏輯函數(shù)式表示為：F=A3）“非”邏輯和“非”運(yùn)算運(yùn)算規(guī)則為“見(jiàn)0出1，見(jiàn)1出0”（3）邏輯代數(shù)中的基本公式和定律

1）變量和常量的關(guān)系公式1公式1ˊ

公式2公式2ˊ

公式3公式3ˊ2）與普通代數(shù)相似的定律

a．交換律公式4公式4ˊb．結(jié)合律公式5公式5ˊ

自等律0－1律互補(bǔ)律

c．分配律公式6公式6ˊ3）邏輯代數(shù)中的一些特殊定律

a．重疊律公式7公式7ˊb．反演律（摩根定律）公式8

公式8ˊc．非非律（否定律或還原律）公式9邏輯代數(shù)的三條規(guī)則(1)代入規(guī)則

任何一個(gè)含有變量x的等式,如果將所有出現(xiàn)x的位置,都用一個(gè)邏輯函數(shù)式F代替,則等式仍然成立.例:已知等式

A+B=A·B,有函數(shù)式F=B+C,則

用F代替等式中的B,

有

A+(B+C)=AB+C

即

A+B+C=ABC由此可以證明反演定律對(duì)n變量仍然成立.

設(shè)F為任意邏輯表達(dá)式,若將F中所有運(yùn)算符、常量及變量作如下變換：

·+01原變量

反變量

+·10反變量

原變量

則所得新的邏輯式即為F的反函數(shù)，記為F。例已知

F=AB+AB,根據(jù)上述規(guī)則可得：F=(A+B)(A+B)(2)反演規(guī)則例已知

F=A+B+C+D+E,則F=ABCDE由F求反函數(shù)注意：1）保持原式運(yùn)算的優(yōu)先次序；2）原式中的不屬于單變量上的非號(hào)不變；(3)對(duì)偶規(guī)則

設(shè)F為任意邏輯表達(dá)式,若將F中所有運(yùn)算符和常量作如下變換：

·+01

+·10則所得新的邏輯表達(dá)式即為F的對(duì)偶式，記為F’.F’=(A+B)(C+D)例有F=AB+CD例有

F=A+B+C+D+EF’=ABCDE對(duì)偶是相互的,F和F’互為對(duì)偶式.求對(duì)偶式注意：1）保持原式運(yùn)算的優(yōu)先次序；2）原式中的長(zhǎng)短“非”號(hào)不變；3）單變量的對(duì)偶式為自己。

對(duì)偶規(guī)則：若有兩個(gè)邏輯表達(dá)式F和G相等，則各自的對(duì)偶式F’和G’也相等。使用對(duì)偶規(guī)則可使得某些表達(dá)式的證明更加方便。已知A(B+C)=AB+ACA+BC=(A+B)(A+C)對(duì)偶關(guān)系例：邏輯代數(shù)的常用公式1）消去律AB+AB=A證明：AB+AB=A

(B+B)=A?1=A對(duì)偶關(guān)系(A+B)(A+B)=A2)吸收律1A+AB=A證明：A+AB=A(1+B)=A?1=A對(duì)偶關(guān)系A(chǔ)(A+B)=A3)吸收律2A+AB=A+B證明：對(duì)偶關(guān)系A(chǔ)+AB=(A+A)(A+B)=1?(A+B)=A+BA(A+B)=AB

在邏輯電路中，如果輸入變量Ａ、Ｂ、Ｃ…的取值確定后，輸出變量Ｙ的值也被唯一確定了。那么，我們就稱Ｙ是Ａ、Ｂ、Ｃ…的邏輯函數(shù)。Ｙ＝Ｆ（Ａ，Ｂ，Ｃ，…）Ｙ＝Ａ·Ｂ、Ｙ＝Ａ＋Ｂ、Ｙ＝三個(gè)表達(dá)式表示Ｙ是Ａ、Ｂ的與函數(shù)、或函數(shù)、非函數(shù)。2．邏輯函數(shù)及其表示方法（1）邏輯函數(shù)的定義

（2）邏輯函數(shù)的表示方法

1）真值表真值表是將邏輯變量的各種可能的取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。+－USR0AB“與”邏輯電路F111001010000FBA如果開(kāi)關(guān)閉合，用1表示，開(kāi)關(guān)打開(kāi)用0表示，則可得“與”邏輯真值表

邏輯函數(shù)表達(dá)式是用各變量的與、或、非邏輯運(yùn)算的組合表達(dá)式來(lái)表示邏輯函數(shù)的，簡(jiǎn)稱邏輯表達(dá)式。2）邏輯函數(shù)表達(dá)式

+－USR0AB“與”邏輯電路F

用規(guī)定的邏輯符號(hào)連接構(gòu)成的圖，稱為邏輯圖。（3）邏輯圖“與”邏輯符號(hào)F

&AB+－USR0AB“與”邏輯電路F第二節(jié)門(mén)電路一、基本邏輯門(mén)

由這些開(kāi)關(guān)元件構(gòu)成的電路，工作時(shí)的狀態(tài)像門(mén)一樣按照一定的條件和規(guī)律打開(kāi)或關(guān)閉，所以也被稱為門(mén)電路。門(mén)開(kāi)——電路接通；門(mén)關(guān)——電路斷開(kāi)。

門(mén)電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門(mén)電路又稱為邏輯門(mén)電路。邏輯門(mén)電路是數(shù)字電路中最基本的邏輯元件。

數(shù)字電路中用到的主要元件是開(kāi)關(guān)元件，如二極管、三極管等。D1AD2B＋UCCRF“與”門(mén)電路

一個(gè)“與”門(mén)的輸入端至少為兩個(gè)，輸出端只有一個(gè)。①輸入中只要有一個(gè)為低電平0時(shí)，該低電平二極管就會(huì)迅速導(dǎo)通，輸出F將被鉗位至低電平0；②輸入全部為高電平3V時(shí)，輸入端上串接的二極管同時(shí)導(dǎo)通，輸出F被鉗位在高電平“1”?！芭c”門(mén)邏輯電路圖符號(hào)F

&AB0V3V0V反偏截止！3V3V3V1．二極管“與”門(mén)電路其余為高電平的輸入端，其端子上串接的二極管呈截止態(tài)。邏輯功能為“有0出0，全1出1”

“與”門(mén)真值表：ABCF00000010010001101000101011001111F=A·B·CD1AD2B－UCCRF“或”門(mén)電路

一個(gè)“或”門(mén)的輸入端也是至少為兩個(gè)，其輸出端只有一個(gè)。①輸入中只要有一個(gè)為高電平3V時(shí)，串接其上的二極管則迅速導(dǎo)通，輸出F將被鉗位到高電平1；②輸入全部為低電平0時(shí)，輸入端上串接的二極管同時(shí)導(dǎo)通，輸出F被鉗位在低電平“0”?！盎颉遍T(mén)邏輯電路圖符號(hào)F

≥1AB3V0V3V反偏截止！0V0V0V2．二極管“或”門(mén)電路其余為低電平的輸入端，其端子上串接的二極管呈截止態(tài)。邏輯功能為：“有1出1，全0出0”ABCF00000011010101111001101111011111

“或”門(mén)真值表：F=A+B+C1.晶體管用于模擬電路時(shí)工作在哪個(gè)區(qū)？若用于數(shù)字電路時(shí)，又工作于什么區(qū)？2.為什么在晶體管用于數(shù)字電路時(shí)可等效為一個(gè)電子開(kāi)關(guān)？晶體管用于數(shù)字電路時(shí)，工作在飽和區(qū)或截止區(qū)；用于模擬電路時(shí)，應(yīng)工作在放大區(qū)。

根據(jù)晶體管的開(kāi)關(guān)特性，工作在飽和區(qū)時(shí)，其間電阻相當(dāng)為零，可視為電子開(kāi)關(guān)被接通；工作在截止區(qū)時(shí)，其間電阻無(wú)窮大，可視為電子開(kāi)關(guān)被斷開(kāi)。學(xué)習(xí)與討論3．非門(mén)電路（晶體三極管反相器）TRC－UBB+UCCRB1RB2AF“非”門(mén)電路

輸入變量A為高電平3V時(shí)，三極管飽和導(dǎo)通，ICRC≈+UCC，因此輸出F為低電平0.3V；

當(dāng)輸入變量A

為低電平0V時(shí)，三極管截止，輸出F

≈+UCC，顯然為高電平+UCC。3V0.3V飽和導(dǎo)通0V+UCC截止不通一個(gè)“非”門(mén)的輸入和輸出端都只有一個(gè)?！胺恰遍T(mén)邏輯路圖符號(hào)F

1A非符號(hào)邏輯“非”的真值表AF0110可見(jiàn)非門(mén)功能為：見(jiàn)0出1，見(jiàn)1出0

為提高二極管和晶體管的應(yīng)用范圍，常把與門(mén)、或門(mén)和非門(mén)按照一定形式組合起來(lái)，構(gòu)成各種復(fù)合門(mén)電路。(1)“與非”門(mén)顯然，與非門(mén)電路的邏輯功能為：有0出1；全1出0與非門(mén)真值表F

&AB

1F一個(gè)與門(mén)和一個(gè)非門(mén)構(gòu)成與非門(mén)與門(mén)非門(mén)F

&AB與非門(mén)的邏輯電路圖符號(hào)BAF001101011110與非門(mén)的邏輯函數(shù)式為二、復(fù)合邏輯門(mén)電路(2)“或非”門(mén)顯然，或非門(mén)電路的邏輯功能為：有1出0；全0出1或非門(mén)真值表F

≥1AB

1F一個(gè)或門(mén)和一個(gè)非門(mén)構(gòu)成或非門(mén)或門(mén)非門(mén)F

≥1AB或非門(mén)的邏輯電路圖符號(hào)BAF001100010110或非門(mén)的邏輯函數(shù)式為：(3)“與或非”門(mén)邏輯功能：與門(mén)中只要有1個(gè)輸出為1，F(xiàn)即為0；兩個(gè)與門(mén)輸出均為0時(shí)，F(xiàn)全為1。F1

& AB兩個(gè)與門(mén)、一個(gè)或門(mén)和一個(gè)非門(mén)構(gòu)成與或非門(mén)與門(mén)非門(mén)與或非門(mén)的邏輯電路圖符號(hào)F2

& CD與門(mén)或門(mén)

&

ABF

≥1

&

CDF3

≥1

1F或非門(mén)的邏輯函數(shù)式為：(4)“異或”門(mén)F

=1AB異或門(mén)圖符號(hào)

異或門(mén)是一個(gè)只有兩輸入、一輸出的邏輯門(mén)電路。由異或門(mén)真值表可看出，其邏輯功能可描述為：相同出0，相異出1。異或門(mén)真值表BAF000101011110異或門(mén)邏輯式F

=1AB同或門(mén)圖符號(hào)顯然，同或門(mén)是異或門(mén)的非。其邏輯功能：相同出1，相異出0。(5)“同或”門(mén)同或門(mén)真值表BAF001100010111同或門(mén)邏輯表達(dá)式A

☉

B同一邏輯函數(shù)采用不同的表達(dá)式可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。

例如：與或非表達(dá)式或非—或非表達(dá)式與非—與非表達(dá)式或與表達(dá)式與或表達(dá)式

根據(jù)函數(shù)的不同表達(dá)式，可得函數(shù)Ｌ的邏輯圖如圖9-6所示，同一邏輯函數(shù)可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。圖9-6函數(shù)的邏輯圖

a)b)c)

d)e)

分立元件構(gòu)成的門(mén)電路，不但元件多體積大，而且連線和焊點(diǎn)也太多，因而造成電路的可靠性較差。隨著電子技術(shù)的飛速發(fā)展及集成工藝的規(guī)?；a(chǎn)，目前分立元件門(mén)電路已經(jīng)被集成門(mén)電路所替代。采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。集成門(mén)電路與分立元件的門(mén)電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價(jià)格便宜，十分方便于安裝和調(diào)試。三、集成邏輯門(mén)電路

邏輯電路的輸入端和輸出端都采用了半導(dǎo)體晶體管，稱之為T(mén)ransistor-Transistor-Logic(晶體管-晶體管-邏輯電路)，簡(jiǎn)稱為T(mén)TL，TTL集成邏輯門(mén)是目前應(yīng)用最廣泛的集成電路。1．晶體管—晶體管集成邏輯門(mén)電路（TTL電路）

TTL電路有不同系列的產(chǎn)品，我們以LSTTL電路為例，介紹TTL電路。其中“L”指低功耗；“S”表示肖特基三極管，肖特基三極管的符號(hào)如圖9-8所示。肖特基三極管的主要特點(diǎn)是開(kāi)關(guān)時(shí)間短，工作速度高。圖9-8肖特基三極管符號(hào)兩種常用的TTL與非門(mén)集成電路芯片管腳排列圖(a)74LS00與非門(mén)芯片管腳排列圖

電源

1234567

&

&

&

&

14

13

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

電源

地(b)74LS20與非門(mén)芯片管腳排列圖74LS00中包含四個(gè)2輸入的與非門(mén)；74LS20包括兩個(gè)4輸入的與非門(mén)。芯片中的電源線和“地”線均為公用。例9-4解下圖為74LS00與非門(mén)構(gòu)成的電路，Ａ端為信號(hào)輸入端，Ｂ端為控制端，試根據(jù)其輸入波形畫(huà)出其輸出波形。

運(yùn)用：所以該電路可作為數(shù)字頻率計(jì)的受控傳輸門(mén)。（2）TTL其它類(lèi)型的門(mén)電路

1）或非門(mén)74LS2774LS27是一種三3輸入或非門(mén)。內(nèi)部有三個(gè)獨(dú)立的或非門(mén)，每個(gè)或非門(mén)有三個(gè)輸入端，圖9-10為它的邏輯符號(hào)與引腳圖。或非門(mén)的邏輯關(guān)系為：有高出低，全低出高，即：圖9-1074LS27或非門(mén)電路

74LS27中或非門(mén)有三個(gè)輸入端，若用它實(shí)現(xiàn)

，對(duì)多余的輸入端可以接地（如圖中）或與有用端并接（如圖中）。另外，也可以把它當(dāng)作非門(mén)使用，此時(shí)只需把三個(gè)輸入端并接即可，如圖中：。圖9-11或非門(mén)無(wú)用端的處理2）異或門(mén)74LS8674LS86是一種四異或門(mén)，內(nèi)部有四個(gè)異或門(mén)。其邏輯符號(hào)如圖9-12所示。邏輯表達(dá)式為：，異或門(mén)的邏輯功能為：輸入相異時(shí)，輸出為1；輸入相同時(shí)，輸出為0。

圖9-12異或門(mén)邏輯符號(hào)

圖9-13所示電路為一由異或門(mén)構(gòu)成的正碼/反碼電路。Ｂ＝0時(shí)，輸出=，輸出與輸入相等，輸出為二進(jìn)制碼的原碼（即正碼）。當(dāng)Ｂ＝1時(shí)，輸出，輸出與輸入相反，輸出為輸入二進(jìn)制碼的反碼。圖9-13異或門(mén)構(gòu)成的正碼/反碼電路

按電路邏輯功能的特點(diǎn)來(lái)分，數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。

任意時(shí)刻電路的輸出信號(hào)僅取決于該時(shí)刻輸入信號(hào)，與電路原來(lái)所處的狀態(tài)無(wú)關(guān)，這類(lèi)數(shù)字電路稱為組合邏輯電路。

組合邏輯電路研究的問(wèn)題有分析電路和設(shè)計(jì)電路兩大類(lèi)。分析電路和設(shè)計(jì)電路的基礎(chǔ)是邏輯代數(shù)和門(mén)電路的知識(shí)。第三節(jié)常用集成組合邏輯電路分析下圖所示組合電路的功能。例FAB&&&&

1

已知邏輯電路圖

2相應(yīng)邏輯表達(dá)式根據(jù)邏輯圖寫(xiě)出相應(yīng)邏輯式

所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號(hào)和輸入信號(hào)之間的邏輯關(guān)系，從而確定電路的邏輯功能。組合邏輯電路的分析

3化簡(jiǎn)邏輯式BAF000101011110

4列出真值表

由真值表可看出：輸入AB相同時(shí)，輸出為0；輸入AB相異時(shí)，輸出為1。顯然，這是一個(gè)異或門(mén)電路，具有異或功能。

5指出邏輯功能應(yīng)用代數(shù)法化簡(jiǎn)邏輯函數(shù)式…應(yīng)用了反演律…還是應(yīng)用了反演律…應(yīng)用了分配律化簡(jiǎn)

2

3

4

5

1

當(dāng)輸入A、B、C中有2個(gè)或2個(gè)以上為1時(shí)，輸出F就為1，否則輸出F為0。若輸入是裁判，輸出是裁定結(jié)果，顯然該電路是一個(gè)多數(shù)表決器。例分析下圖所示組合電路的功能。應(yīng)用了反演律寫(xiě)出邏輯真值表由真值表數(shù)據(jù)分析例分析下圖所示組合電路的功能。

1

2

3應(yīng)用了反演律應(yīng)用了吸收律由最簡(jiǎn)式可直接看出：電路輸出只與輸入AB有關(guān)，且具有與非功能。步驟4可省略！

組合邏輯電路的分析步驟已知邏輯圖寫(xiě)出邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換列出邏輯真值表指出邏輯功能1.分析下圖所示邏輯電路的功能：AB1&

F≥11&2.分析下圖所示邏輯電路的功能。ABF≥1≥1≥1≥1同或功能同或功能組合邏輯電路的設(shè)計(jì)

根據(jù)給定的邏輯功能，畫(huà)出實(shí)現(xiàn)該功能的邏輯電路的過(guò)程稱為組合邏輯電路的設(shè)計(jì)。用與非門(mén)設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有黃、綠、紅3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。要求只使用“與非門(mén)”。設(shè)計(jì)設(shè)黃、綠、紅三燈分別用輸入變量A、B、C表示，燈亮?xí)r為工作，其值為“1”，燈滅時(shí)為不工作，其值為“0”；輸出報(bào)警信號(hào)用F表示，正常工作時(shí)F值為“0”，出現(xiàn)故障時(shí)F值為“1”。根據(jù)上述假設(shè)，我們可根據(jù)題目要求，首先把電路的功能真值表表列寫(xiě)出來(lái)。

1

確定邏輯函數(shù)與變量關(guān)系例2列出相應(yīng)真值表

3

列出邏輯函數(shù)式

4

化簡(jiǎn)

AB

CF&

&

&

&

1

1

1

5

畫(huà)出邏輯電路圖

顯然，組合邏輯電路的設(shè)計(jì)步驟為：①據(jù)題意確定輸入、輸出變量的邏輯形式；②列出相關(guān)真值表；③寫(xiě)出相應(yīng)邏輯表達(dá)式；④化簡(jiǎn)邏輯式；⑤根據(jù)最簡(jiǎn)邏輯式畫(huà)出邏輯電路圖。應(yīng)用非非定律對(duì)邏輯式變換，找出輸出對(duì)輸入的與非關(guān)系：常用集成組合邏輯電路把若干個(gè)0和1按一定規(guī)律編排起來(lái)的過(guò)程稱為編碼。通過(guò)編碼獲得的不同二進(jìn)制數(shù)的組合稱為代碼。代碼是機(jī)器能夠識(shí)別的、用來(lái)表示某一對(duì)象或特定信息的數(shù)字符號(hào)。

十進(jìn)制編碼或某種特定信息的編碼難于用電路來(lái)實(shí)現(xiàn)，數(shù)字電路中通常采用二進(jìn)制編碼或二—十進(jìn)制編碼。二進(jìn)制編碼是將某種特定信息編成二進(jìn)制代碼的電路；二—十進(jìn)制編碼是將十進(jìn)制的十個(gè)數(shù)碼編成二進(jìn)制代碼的電路。

能實(shí)現(xiàn)把某種特定信息轉(zhuǎn)換為機(jī)器識(shí)別的二進(jìn)制代碼的組合邏輯電路稱為編碼器。一、編碼器

1．二進(jìn)制編碼器（1）二進(jìn)制編碼器的基本要求以三位二進(jìn)制編碼器（也叫8線-3線編碼器）為例，其編碼器示意圖如圖9-16所示。圖9-16三位二進(jìn)制編碼器示意圖

三位二進(jìn)制編碼器真值表見(jiàn)表9-4。表9-4三位二進(jìn)制編碼器真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000（2）八位優(yōu)先編碼器在8線-3線編碼器中，不允許同時(shí)有兩個(gè)以上的信號(hào)輸入（輸入端為1），否則，將使編碼器輸出發(fā)生混亂。為解決這一問(wèn)題，一般都把編碼器設(shè)計(jì)成優(yōu)先編碼器。圖9-178線-3線優(yōu)先編碼器CD4532邏輯框圖優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)。只不過(guò)優(yōu)先編碼器在設(shè)計(jì)時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，優(yōu)先編碼器只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)實(shí)行編碼。CD4532是一種常用的8線-3線優(yōu)先編碼器，其邏輯框圖如圖9-17所示。

0

0001

0000000110

0011

0000001×10

0101

000001××10

0111

00001×××10

1001

0001××××10

1011

001×××××10

1101

01××××××10

1111

1×××××××11

00000000000010

0000××××××××0輸出輸入表9-5CD4532真值表

從它的真值表可以看出，除8個(gè)編碼輸入信號(hào)外，還有一個(gè)使能輸入端，為使能輸出端，為擴(kuò)展輸出端。

譯碼和編碼的過(guò)程相反。通過(guò)譯碼可將輸入的二進(jìn)制代碼按編碼時(shí)的原意譯成對(duì)應(yīng)的特定信息或十進(jìn)制數(shù)碼輸出。譯碼的作用是把機(jī)器識(shí)別的、給定的二進(jìn)制代碼“翻譯”成為人們識(shí)別的特定信息。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲(chǔ)器尋址和組合控制信號(hào)等。按功能的不同譯碼器可分為二進(jìn)制譯碼器、二—十進(jìn)制譯碼器和顯示譯碼器。二、譯碼器及顯示電路用來(lái)驅(qū)動(dòng)各種顯示器件，把用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀顯示出來(lái)的電路稱為顯示譯碼器。顯示譯碼器由兩大部分組成，一部分為譯碼器，另一部分是顯示器。

數(shù)碼顯示管是常用的顯示器件之一。顯示譯碼器數(shù)碼管產(chǎn)品外形圖1)數(shù)碼顯示管數(shù)碼顯示管是用某些特殊的半導(dǎo)體材料分段式封裝而成的顯示譯碼器常見(jiàn)器件

。常用的數(shù)碼顯示管有半導(dǎo)體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類(lèi)。半導(dǎo)體LED數(shù)碼管的基本單元是PN結(jié)，目前較多采用磷砷化鎵做成的PN結(jié)，當(dāng)外加正向電壓時(shí)，就能發(fā)出清晰的光。單個(gè)PN結(jié)可以封裝成發(fā)光二極管，多個(gè)PN結(jié)可以按分段式封裝成半導(dǎo)體LED數(shù)碼管，其管腳排列如圖所示。

LED數(shù)碼管將十進(jìn)制數(shù)碼分成七段，每一段都是一個(gè)發(fā)光二極管，七個(gè)發(fā)光二極管有共陰極和共陽(yáng)極兩種接法。前者某一段接高電平時(shí)發(fā)光，后者某一段接低電平時(shí)發(fā)光。管腳排列圖

abcd

a

efgh

g

e

d

cbf共陰極七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

共陽(yáng)極七段LED管

abcd

a

efgh

g

e

d

cbf

各段筆劃的組合能顯示出十進(jìn)制數(shù)0～9及某些英文字母，如圖9-25所示。

圖9-25七段顯示的數(shù)字及英文字母圖形半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長(zhǎng)（大于一萬(wàn)小時(shí)），響應(yīng)速度快（優(yōu)于10ns），顏色豐富等，目前已有高亮度產(chǎn)品，缺點(diǎn)是耗電較大，工作電流一般為幾毫安至幾十毫安。半導(dǎo)體數(shù)碼管的工作電流較大，可以用半導(dǎo)體三極管驅(qū)動(dòng)，也可以用帶負(fù)載能力比較強(qiáng)的譯碼/驅(qū)動(dòng)電路直接驅(qū)動(dòng)。圖9-26所示是兩種LED數(shù)碼管的驅(qū)動(dòng)電路，較常用的方法是采用譯碼/驅(qū)動(dòng)器直接驅(qū)動(dòng)。圖9-26半導(dǎo)體發(fā)光二極管驅(qū)動(dòng)電路a）晶體管驅(qū)動(dòng)b）譯碼/驅(qū)動(dòng)器驅(qū)動(dòng)

（2）七段顯示譯碼器分段式數(shù)碼管是利用不同發(fā)光段的組合來(lái)顯示不同的數(shù)字，為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來(lái)，必須首先將數(shù)碼譯出，然后經(jīng)驅(qū)動(dòng)電路控制對(duì)應(yīng)的顯示段的狀態(tài)。即對(duì)應(yīng)某一數(shù)碼，譯碼器應(yīng)有確定的幾個(gè)輸出端有規(guī)定信號(hào)輸出，這就是分段式數(shù)碼管顯示譯碼器電路的特點(diǎn)。

74HC48是一種共陰BCD七段譯碼/驅(qū)動(dòng)器。

74HC48的邏輯框圖如圖9-27所示，其真值表見(jiàn)表9-10。圖9-2774HC48BCD共陰七段譯碼/驅(qū)動(dòng)器表9-1074HC48真值表數(shù)字功能輸入輸出顯示數(shù)字abcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011101112131415111111××××××111111001111110011010101111111000100001000010000110110100010001110111110全暗××××××00000000全暗100×0×0×0×0×0101010101010101全暗

74HC48除基本輸入端和基本輸出端外，還有幾個(gè)輔助輸入輸出端：試燈輸入端，滅零輸入端，滅燈輸入/滅零輸出端。其中比較特殊，它既可以作輸入用，也可作輸出用。輔助輸入輸出端具有以下功能：

1）滅燈功能：用矩形脈沖信號(hào)控制滅燈（消隱）輸入端，可以使顯示的數(shù)字在數(shù)碼管上間歇地閃亮。

2）試燈功能：可以利用試燈輸入功能來(lái)測(cè)試數(shù)碼管的好壞。

3）滅零功能：當(dāng)輸入是數(shù)字零的代碼而又不需要顯示零的時(shí)候，可以利用滅零輸入端的功能來(lái)實(shí)現(xiàn)。

與配合使用，可消去混合小數(shù)的前零和無(wú)用的尾零。例如一個(gè)七位數(shù)顯示器，要將006.0400顯示成6.04，可按圖9-28連接，這樣既符合人們的閱讀習(xí)慣，又能減少電能的消耗。圖9-28具有滅零控制的七位數(shù)碼顯示系統(tǒng)

在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都需具有運(yùn)算功能，而比較兩個(gè)數(shù)A和B的大小就是一種簡(jiǎn)單的運(yùn)算。根據(jù)比較的結(jié)果決定下一步的操作。具有這種功能的電路稱為數(shù)值比較器。1．一位數(shù)值比較器當(dāng)對(duì)兩個(gè)一位二進(jìn)制數(shù)A和B進(jìn)行比較時(shí)，數(shù)值比較器的比較結(jié)果有三種情況，A＜B、A＝B和A＞B。其比較關(guān)系見(jiàn)下表：ABYA<BYA=BYA>B00010011001000111010顯然，YA<B=AB，YA=B=AB+AB，YA>B=AB。四、數(shù)值比較器據(jù)上述關(guān)系式可畫(huà)出一位數(shù)值比較器的邏輯電路圖如下:1A1B&&≥1YA<BYA=BYA>B2．多位數(shù)值比較器對(duì)于多位數(shù)碼的比較，應(yīng)先比較最高位，如果Ａ數(shù)最高位大于Ｂ數(shù)最高位，則不論其它各位情況如何，定有Ａ＞Ｂ；如果Ａ數(shù)最高位小于Ｂ數(shù)最高位，則Ａ＜Ｂ；如果Ａ數(shù)最高位等于Ｂ數(shù)最高位，再比較次高位，依次類(lèi)推。四位數(shù)值比較器74HC85的邏輯框圖如圖9-32所示，其真值表見(jiàn)表9-13。圖9-3274HC85邏輯框圖表9-1374HC85真值表

><======><====><=======輸入輸出A3B3A2B2A1B1A0B0IA＞BIA＜BIA＝BQA＞BQA＜BQA＝BA3＞B3A3＜B3A3＝B3A3＝B3A3＝B3A3＝B3A3＝B3A3＝B3××A2＞B2A2＜B2A2＝B2A2＝B2A2＝B2A2＝B2

××××A1＞B1A1＜B1A1＝B1A1＝B1××××××A0＞B0A0＜B0××××××××××××××××××××××××101010100101010100000000A3＝B3A3＝B3A3＝B3A2＝B2A2＝B2A2＝B2A1＝B1A1＝B1A1＝B1A0＝B0A0＝B0A0＝B0100010001100010001當(dāng)=時(shí)，必須考慮級(jí)聯(lián)輸入端的狀態(tài)。

3．?dāng)?shù)值比較器的典型應(yīng)用（1）利用四位數(shù)值比較器組成四位并行比較器。如圖9-33所示，把級(jí)聯(lián)輸入端IA＞B、IA＜B接0，IA＝B接1即可。圖9-334位并行比較器（2）數(shù)值比較器的級(jí)聯(lián)輸入端是供各片之間級(jí)聯(lián)使用的。當(dāng)需要擴(kuò)大數(shù)碼比較器的位數(shù)時(shí)，可將低位比較器片的輸出端分別接到高位比較器片的級(jí)聯(lián)輸入端上。如圖9-34所示電路是由兩片74HC85構(gòu)成的8位數(shù)值比較器。圖9-34用兩片74HC85構(gòu)成的8位數(shù)值比較器圖9-35所示電路是一個(gè)由74HC85構(gòu)成的報(bào)警電路，其功能是將輸入的BCD碼與設(shè)定的BCD碼進(jìn)行比較，當(dāng)輸入值大于設(shè)定值時(shí)報(bào)警。圖9-3574HC85構(gòu)成的報(bào)警電路編碼器在數(shù)字電路中的作用是什么？編碼器的輸入是二進(jìn)制數(shù)還是特定信息？3線-8線編碼器的輸入有幾個(gè)？數(shù)據(jù)選擇器的輸出端Y由電路中的什么信號(hào)來(lái)控制？何謂譯碼器？譯碼器的輸入和輸出哪個(gè)是二進(jìn)制數(shù)？哪個(gè)是特定信息？用74LS85比較2個(gè)三位二進(jìn)制數(shù)時(shí)，各輸入端如何連接？構(gòu)成組合邏輯電路的基本單元是什么？三變量有幾個(gè)最小項(xiàng)？由最小項(xiàng)構(gòu)成的方塊圖稱為什么？檢驗(yàn)學(xué)習(xí)結(jié)果附錄：邏輯函數(shù)的代數(shù)化簡(jiǎn)法

代數(shù)化簡(jiǎn)法就是應(yīng)用邏輯代數(shù)的代數(shù)的公理、定理及規(guī)則對(duì)已有邏輯表達(dá)式進(jìn)行邏輯化簡(jiǎn)的工作。邏輯函數(shù)在化簡(jiǎn)過(guò)程中，通?；?jiǎn)為最簡(jiǎn)與或式。最簡(jiǎn)與或式的一般標(biāo)準(zhǔn)是：表達(dá)式中的與項(xiàng)最少，每個(gè)與項(xiàng)中的變量個(gè)數(shù)最少。代數(shù)化簡(jiǎn)法最常用的方法有：1)并項(xiàng)法利用公式提取兩項(xiàng)公因子后，互非變量消去。例化簡(jiǎn)邏輯函數(shù)解…提取公因子A…應(yīng)用反演律將非與變換為或非…消去互非變量后，保留公因子A，實(shí)現(xiàn)并項(xiàng)。并項(xiàng)法的關(guān)鍵在對(duì)函數(shù)式的某兩與項(xiàng)提取公因子后，消去其中相同因子的原變量和反變量，則兩項(xiàng)即可并為一項(xiàng)。提取公因子BC消去互為反變量的因子提取公因子B消去互為反變量的因子提取公因子A利用反演律提取公因子A消去互為反變量的因子例例2)吸收法利用公式將多余項(xiàng)AB吸收掉例化簡(jiǎn)邏輯函數(shù)解…應(yīng)用或運(yùn)算規(guī)律，括號(hào)內(nèi)為1…提取公因子AC3)消去法利用公式例化簡(jiǎn)邏輯函數(shù)解…提取公因子C…應(yīng)用反演律將非或變換為與非消去與項(xiàng)AB中的多余因子A…消去多余因子AB，實(shí)現(xiàn)化簡(jiǎn)。利用公式A=A(B+B)，為某一項(xiàng)配上所缺變量。配項(xiàng)運(yùn)用分配律提取公因子利用公式A+A=A，為某一項(xiàng)配上所能合并的項(xiàng)。配冗余項(xiàng)配冗余項(xiàng)運(yùn)用吸收律消去互非的變量4)配項(xiàng)法應(yīng)用吸收律化簡(jiǎn)例例將函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式?！崛」蜃覥…應(yīng)用非非定律…應(yīng)用反演律…消去多余因子AB…消去多余因子C…得到函數(shù)式最簡(jiǎn)結(jié)果采用代數(shù)法化簡(jiǎn)邏輯函數(shù)時(shí)，所用的具體方法不是唯一的，最后的表示形式也可能稍有不同，但各種最簡(jiǎn)結(jié)果的與或式乘積項(xiàng)數(shù)相同，乘積項(xiàng)中變量的個(gè)數(shù)對(duì)應(yīng)相等。例用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)式。AC1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+ACAB+ACAC+ABA5.F=(A+B)(A+C)A+BC6.F=AB+C+ACD+BCDAB+C+D邏輯函數(shù)的卡諾圖化簡(jiǎn)法

卡諾圖是真值表的一種變形，為邏輯函數(shù)的化簡(jiǎn)提供了直觀的圖