第六章-原理圖輸入方法

第6章原理圖輸入設(shè)計(jì)方法6.11位全加器設(shè)計(jì)向?qū)?.1.1基本設(shè)計(jì)步驟步驟1：為本項(xiàng)工程設(shè)計(jì)建立文件夾注意：文件夾名不能用中文，且不可帶空格。為設(shè)計(jì)全加器新建一個(gè)文件夾作工作庫(kù)文件夾名取為My_prjct注意，不可用中文！步驟2：輸入設(shè)計(jì)項(xiàng)目和存盤圖6-1進(jìn)入MAX+plusII，建立一個(gè)新的設(shè)計(jì)文件使用原理圖輸入方法設(shè)計(jì)，必須選擇打開(kāi)原理圖編輯器新建一個(gè)設(shè)計(jì)文件圖6-2元件輸入對(duì)話框首先在這里用鼠標(biāo)右鍵產(chǎn)生此窗，并選擇“EnterSymbol”輸入一個(gè)元件然后用鼠標(biāo)雙擊這基本硬件庫(kù)這是基本硬件庫(kù)中的各種邏輯元件也可在這里輸入元件名，如2輸入與門AND2，輸出引腳：OUTPUT圖6-3將所需元件全部調(diào)入原理圖編輯窗連接好的原理圖輸出引腳：OUTPUT輸入引腳：INPUT將他們連接成半加器圖6-4連接好原理圖并存盤首先點(diǎn)擊這里文件名取為：h_adder.gdf注意，要存在自己建立的文件夾中步驟3：將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件(PROJECT)圖6-5將當(dāng)前設(shè)計(jì)文件設(shè)置成工程文件首先點(diǎn)擊這里然后選擇此項(xiàng)，將當(dāng)前的原理圖設(shè)計(jì)文件設(shè)置成工程最后注意此路徑指向的改變注意，此路徑指向當(dāng)前的工程！步驟4：選擇目標(biāo)器件并編譯圖6-6選擇最后實(shí)現(xiàn)本項(xiàng)設(shè)計(jì)的目標(biāo)器件首先選擇這里器件系列選擇窗，選擇ACEX1K系列根據(jù)實(shí)驗(yàn)板上的目標(biāo)器件型號(hào)選擇，如選EP1K30注意，首先消去這里的勾，以便使所有速度級(jí)別的器件都能顯示出來(lái)圖6-7對(duì)工程文件進(jìn)行編譯、綜合和適配等操作選擇編譯器編譯窗消去Quartus適配操作選擇此項(xiàng)消去這里的勾完成編譯！步驟5：時(shí)序仿真(1)建立波形文件。首先選擇此項(xiàng)，為仿真測(cè)試新建一個(gè)文件選擇波形編輯器文件(2)輸入信號(hào)節(jié)點(diǎn)。圖6-8從SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn)從SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn)點(diǎn)擊“LIST”SNF文件中的信號(hào)節(jié)點(diǎn)圖6-9列出并選擇需要觀察的信號(hào)節(jié)點(diǎn)用此鍵選擇左窗中需要的信號(hào)進(jìn)入右窗最后點(diǎn)擊“OK”圖4-9列出并選擇需要觀察的信號(hào)節(jié)點(diǎn)(3)設(shè)置波形參量。圖6-10在Options菜單中消去網(wǎng)格對(duì)齊SnaptoGrid的選擇(消去對(duì)勾)

消去這里的勾，以便方便設(shè)置輸入電平(4)設(shè)定仿真時(shí)間。圖6-11設(shè)定仿真時(shí)間選擇ENDTIME調(diào)整仿真時(shí)間區(qū)域。選擇60微秒比較合適(5)加上輸入信號(hào)。圖6-12為輸入信號(hào)設(shè)定必要的測(cè)試電平或數(shù)據(jù)(6)波形文件存盤。圖6-13保存仿真波形文件用此鍵改變仿真區(qū)域坐標(biāo)到合適位置。點(diǎn)擊‘1’，使拖黑的電平為高電平(7)運(yùn)行仿真器。圖6-14運(yùn)行仿真器選擇仿真器運(yùn)行仿真器(8)觀察分析半加器仿真波形。圖6-15半加器h_adder.gdf的仿真波形(9)為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量，可打開(kāi)時(shí)序分析器.圖6-16打開(kāi)延時(shí)時(shí)序分析窗選擇時(shí)序分析器輸入輸出時(shí)間延遲(10)包裝元件入庫(kù)。

選擇菜單“File”→“Open”，在“Open”對(duì)話框中選擇原理圖編輯文件選項(xiàng)“GraphicEditorFiles”，然后選擇h_adder.gdf，重新打開(kāi)半加器設(shè)計(jì)文件，然后選擇如圖4-5中“File”菜單的“CreateDefaultSymbol”項(xiàng)，將當(dāng)前文件變成了一個(gè)包裝好的單一元件(Symbol)，并被放置在工程路徑指定的目錄中以備后用。步驟6：引腳鎖定選擇引腳鎖定選項(xiàng)引腳窗此處輸入信號(hào)名此處輸入引腳名按鍵“ADD”即可注意引腳屬性錯(cuò)誤引腳名將無(wú)正確屬性！再編譯一次，將引腳信息進(jìn)去選擇編程器，準(zhǔn)備將設(shè)計(jì)好的半加器文件下載到目器件中去編程窗步驟7：編程下載(1)下載方式設(shè)定。圖4-18設(shè)置編程下載方式

在編程窗打開(kāi)的情況下選擇下載方式設(shè)置選擇此項(xiàng)下載方式步驟7：編程下載(1)下載方式設(shè)定。圖4-18設(shè)置編程下載方式(2)下載。圖6-19向EF1K30下載配置文件下載（配置）成功！步驟8：設(shè)計(jì)頂層文件(1)仿照前面的“步驟2”，打開(kāi)一個(gè)新的原理圖編輯窗口圖6-20在頂層編輯窗中調(diào)出已設(shè)計(jì)好的半加器元件(2)完成全加器原理圖設(shè)計(jì)，并以文件名f_adder.gdf存在同一目錄中。(3)將當(dāng)前文件設(shè)置成Project，并選擇目標(biāo)器件為EPF10K10LC84-4。(4)編譯此頂層文件f_adder.gdf，然后建立波形仿真文件。圖6-21在頂層編輯窗中設(shè)計(jì)好全加器(5)對(duì)應(yīng)f_adder.gdf的波形仿真文件，參考圖中輸入信號(hào)cin、bin和ain輸入信號(hào)電平的設(shè)置，啟動(dòng)仿真器Simulator，觀察輸出波形的情況。(6)鎖定引腳、編譯并編程下載，硬件實(shí)測(cè)此全加器的邏輯功能。圖6-221位全加器的時(shí)序仿真波形6.1.2設(shè)計(jì)流程歸納圖6-23MAX+plusII一般設(shè)計(jì)流程6.1.3補(bǔ)充說(shuō)明1.編譯窗口的各功能項(xiàng)目塊含義CompilerNetlistExtractorDatabaseBuilderLogicSynthesizerPartitionerTimingSNFExtractorFitterAssembler2.查看適配報(bào)告6.22位十進(jìn)制數(shù)字頻率計(jì)設(shè)計(jì)6.2.1設(shè)計(jì)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器(1)設(shè)計(jì)電路原理圖。圖6-24用74390設(shè)計(jì)一個(gè)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器(2)計(jì)數(shù)器電路實(shí)現(xiàn)圖6-25調(diào)出元件74390

圖6-26從Help中了解74390的詳細(xì)功能(3)波形仿真圖6-27兩位十進(jìn)制計(jì)數(shù)器工作波形6.2.2頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì)圖6-28兩位十進(jìn)制頻率計(jì)頂層設(shè)計(jì)原理圖文件圖6-29兩位十進(jìn)制頻率計(jì)測(cè)頻仿真波形6.2.3測(cè)頻時(shí)序控制電路設(shè)計(jì)圖6-30測(cè)頻時(shí)序控制電路圖6-31測(cè)頻時(shí)序控制電路工作波形6.2.4頻率計(jì)頂層電路設(shè)計(jì)圖6-32頻率計(jì)頂層電路原理圖(文件：ft_top.gdf)圖6-33頻率計(jì)工作時(shí)序波形6.2.5設(shè)計(jì)項(xiàng)目的其他信息和資源配置(1)了解設(shè)計(jì)項(xiàng)目的結(jié)構(gòu)層次圖6-34頻率計(jì)ft_top項(xiàng)目的設(shè)計(jì)層次(2)了解器件資源分配情況圖4-35適配報(bào)告中的部分內(nèi)容圖4--36芯片資源編輯窗(3)了解設(shè)計(jì)項(xiàng)目速度/延時(shí)特性圖6-37寄存器時(shí)鐘特性窗圖6-38信號(hào)延時(shí)矩陣表(4)資源編輯(5)引腳鎖定圖6-39DeviceView窗LCs手工分配：圖6-40適配器設(shè)置圖6-41手工分配LCs6.3參數(shù)可設(shè)置LPM宏功能塊LPM宏功能模塊：參數(shù)可設(shè)置1.參數(shù)？

地址，數(shù)據(jù)總線位數(shù)可設(shè)定；

各種控制信號(hào)是否需要，何種電平有效時(shí)鐘信號(hào)特性設(shè)置

……….等2.特點(diǎn)：可依實(shí)際需要設(shè)置參數(shù)用戶可調(diào)用

模塊本身設(shè)計(jì)精良，性能可靠，而且免費(fèi)6.3參數(shù)可設(shè)置LPM兆功能塊6.3.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)數(shù)控分頻器：計(jì)數(shù)器分頻器實(shí)質(zhì)：是一個(gè)帶預(yù)置數(shù)的計(jì)數(shù)器，通過(guò)改變預(yù)置數(shù)，來(lái)改變了分頻比6.3參數(shù)可設(shè)置LPM兆功能塊6.3.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)圖6-42數(shù)控分頻器電路原理圖當(dāng)d[3..0]=12(即16進(jìn)制數(shù)：C)時(shí)的工作波形。圖6-43數(shù)控分頻器工作波形6.3.2基于LPM_ROM的4位乘法器設(shè)計(jì)1.乘法器的實(shí)現(xiàn)：

軟件乘法指令；c語(yǔ)言，匯編語(yǔ)言優(yōu)點(diǎn)：簡(jiǎn)單缺點(diǎn)：速度慢

硬件乘法器：大多通過(guò)設(shè)計(jì)FPGA/CPLD來(lái)實(shí)現(xiàn)優(yōu)點(diǎn)：速度快缺點(diǎn)：實(shí)現(xiàn)復(fù)雜6.3.2基于LPM_ROM的4位乘法器設(shè)計(jì)設(shè)計(jì)思想：改變傳統(tǒng)“乘法”的概念ROM的地址與地址單元內(nèi)的數(shù)據(jù)可以構(gòu)造成乘法器6.3.2基于LPM_ROM的4位乘法器設(shè)計(jì)乘法器的實(shí)現(xiàn)——ROM查表法原理：

ROM地址線作為兩乘數(shù)（乘法的輸入信號(hào)），數(shù)據(jù)線作為乘積輸出；對(duì)應(yīng)地址下（地址單元）存儲(chǔ)乘積數(shù)值。6.3.2基于LPM_ROM的4位乘法器設(shè)計(jì)圖6-44用LPM_ROM設(shè)計(jì)的4位乘法器原理圖6.3.2基于LPM_ROM的4位乘法器設(shè)計(jì)(1)用文本編輯器編輯mif文件圖6-46LPM_ROM構(gòu)成的乘法器仿真波