第三章 系統(tǒng)總線

第３章系統(tǒng)總線知識(shí)要點(diǎn)：總線的基本概念、總線的分類、總線特性及性能指標(biāo)、總線結(jié)構(gòu)、總線的判優(yōu)控制和通信控制。重點(diǎn)：有關(guān)總線的基本概念、如何克服總線的瓶頸、如何對(duì)總線進(jìn)行管理，包括判優(yōu)控制和通信控制難點(diǎn)：總線的通信控制3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制第３章系統(tǒng)總線一、為什么要用總線

計(jì)算機(jī)由CPU、主存儲(chǔ)器和I/0模塊組成，這些模塊并不是獨(dú)立的，它們?cè)谝黄鹣嗷f(xié)作，完成指令序列所要求的功能，各個(gè)模塊之間需要相互通信。因此，在各個(gè)模塊之間必須有一個(gè)能將它們連接在一起的互連設(shè)施，使得信息可以在存儲(chǔ)器與CPU之間、I/0模塊與CPU之間和I/0模塊與存儲(chǔ)器之間進(jìn)行傳送。傳送的方式分為兩種：1、分散連接：各部件之間單獨(dú)連線;2、總線連接：將各部件連到一組公共的信息傳輸線上。3.1總線的基本概念二、什么是總線總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。一個(gè)部件發(fā)出的信號(hào)可以被連接到總線上的其他所有部件接收?？偩€通常由許多傳輸線或通路構(gòu)成，每條線可傳輸一位二進(jìn)制信息，若干條線可同時(shí)傳輸多位二進(jìn)制信息。串行并行3.1總線的基本概念單總線（系統(tǒng)總線）三.單總線結(jié)構(gòu)框圖

CPU

主存

I/O接口I/O

設(shè)備1I/O

設(shè)備2

I/O接口…I/O

設(shè)備n

I/O接口…3.1總線的基本概念3.2總線的分類計(jì)算機(jī)系統(tǒng)中含有多種總線，應(yīng)用也很廣泛，從不同角度可以有不同的分類方法。按照數(shù)據(jù)傳送方式：并行傳輸總線和串行傳輸總線。按傳輸數(shù)據(jù)寬度：分8位、16位、32位、64位按使用范圍：計(jì)算機(jī)總線、測(cè)試總線、網(wǎng)絡(luò)通信總線按連接部件：片內(nèi)總線、系統(tǒng)總線、通信總線1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部

的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間

的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求典型的控制信號(hào)包括：時(shí)鐘（Clock）：用于總線同步。復(fù)位（Reset）：初始化所有設(shè)備?？偩€請(qǐng)求（BusRequest）：表明發(fā)出該請(qǐng)求信號(hào)的設(shè)備要使用總線?？偩€允許（BusGrant）：表明接收到該允許信號(hào)的設(shè)備可以使用總線。中斷請(qǐng)求（InterruptRequest）：表明某部件提出中斷請(qǐng)求。中斷回答（InterruptRequest）：表明某個(gè)中斷請(qǐng)求已被接受。存儲(chǔ)器讀（MemoryRead）：從指定的主存單元中讀數(shù)據(jù)到數(shù)據(jù)總線上。存儲(chǔ)器寫（MemoryWrite）：將數(shù)據(jù)總線上的數(shù)據(jù)寫到指定的主存單元中。I/O讀（I/ORead）：從指定的I/O端口中讀數(shù)據(jù)到數(shù)據(jù)總線上。I/O寫（I/OWrite）：將數(shù)據(jù)總線上的數(shù)據(jù)寫到指定的I/O端口中。傳輸確認(rèn)（TransferACK）：表示數(shù)據(jù)已被接收或已被送到總線上。3.通信總線串行通信總線并行通信總線傳輸方式用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信3.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)BUS主板1.

機(jī)械特性2.

電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序

關(guān)系地址數(shù)據(jù)控制3.3總線特性及性能指標(biāo)三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）同步、不同步地址線

與數(shù)據(jù)線

復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）33MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)四、總線標(biāo)準(zhǔn)

PCI（PeripheralComponentInterconnect）總線是繼VESA總線之后推出的一種高性能的32位局部總線。它是Intel公司于1991年底提出的，后來Intel公司又聯(lián)合IBM、DEC、Apple、Compaq、Motorola等100多家PC工業(yè)界的主要廠家，于1992年成立了PCI集團(tuán)，稱為PCISIG（PCI特殊興趣組織），組成了專門小組，統(tǒng)籌、強(qiáng)化和推廣PCI標(biāo)準(zhǔn)。由于PCI規(guī)范是公開的，而且它受到許多微處理器和外圍設(shè)備生產(chǎn)商的支持，因此不同廠家生產(chǎn)的PCI產(chǎn)品是相互兼容的。

五、PCI總線結(jié)構(gòu)

PCI是一種高帶寬、獨(dú)立于處理器的總線。它主要用于高速外設(shè)的I/O接口和主機(jī)相連，如：圖形顯示適配器、網(wǎng)絡(luò)接口控制卡、磁盤控制器等。它與CPU的時(shí)鐘頻率無關(guān)，采用自身33MHz的總線頻率，數(shù)據(jù)線寬度為32位，可擴(kuò)充到64位，所以數(shù)據(jù)傳輸率可達(dá)132MB/s～264MB/s。它比VESA總線的速度更快。第一，它支持無限突發(fā)傳輸方式。而VESA總線因?yàn)閷?shí)際上是CPU總線，而CPU僅支持有限的突發(fā)數(shù)據(jù)傳送，如486微處理器僅支持16字節(jié)的突發(fā)傳輸方式。所以VESA總線速度不如PCI總線。第二，PCI總線支持并發(fā)工作，即掛接在PCI總線上的外設(shè)能與CPU并發(fā)工作。

五、PCI總線結(jié)構(gòu)

PCI總線作為CPU和外設(shè)之間的一個(gè)中間層，一個(gè)或多個(gè)PCI總線通過PCI橋（PCI控制器）和處理器總線相連，而處理器總線只連接處理器/Cache、主存儲(chǔ)器和PCI橋。所以PCI橋的使用使PCI總線獨(dú)立于處理器，并且PCI橋提供了數(shù)據(jù)緩沖功能。例如，當(dāng)處理器要訪問PCI總線上的外設(shè)時(shí)，它可以把一批數(shù)據(jù)快速寫到PCI橋的數(shù)據(jù)緩沖器中，在這些數(shù)據(jù)通過PCI總線寫入設(shè)備的過程中，處理器又可以去執(zhí)行其他操作了。這種并發(fā)工作方式提高了系統(tǒng)的整體性能。

PCI總線可以在主板上和其他系統(tǒng)總線（如：ISA、EISA或MCA）相連接，這樣使得系統(tǒng)中的高速設(shè)備掛接在PCI總線上，而低速設(shè)備仍然通過ISA、EISA等這些低速I/O總線支持。在高速的PCI總線和低速的EISA總線之間也是通過PCI橋相連接的。一個(gè)系統(tǒng)中甚至可以有多個(gè)PCI總線，PCI總線之間也是用相應(yīng)的PCI橋連接。

五、PCI總線結(jié)構(gòu)PCI總線結(jié)構(gòu)圖CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器

SCSIⅡ

控制器存儲(chǔ)器Modem3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）

CPU

主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2

I/O接口…

I/O

設(shè)備n

I/O接口…單總線結(jié)構(gòu)特點(diǎn)優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，便于擴(kuò)充缺點(diǎn)：總線在某一時(shí)間只能允許一對(duì)部件之間傳送數(shù)據(jù)，限制信息的吞吐量1.雙總線結(jié)構(gòu)a具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理通道

I/O接口設(shè)備n

……

I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)1.雙總線結(jié)構(gòu)b

中央處理器

CPUI/O總線M總線主存

I/O接口

I/O

設(shè)備1

I/O

設(shè)備2……I/O接口I/O接口

I/O

設(shè)備n雙總線結(jié)構(gòu)特點(diǎn)a將速度較低的I/O設(shè)備從單總線上分離出來，形成主存總線與I/O總線分開的結(jié)構(gòu)，減輕系統(tǒng)總線的壓力b在主存和CPU之間建立一條M總線，只在主存與CPU之間傳輸信息，因而速度快，效率高。2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……三總線結(jié)構(gòu)特點(diǎn)

主存總線用于CPU和主存之間的信息傳送，I/O總線用于CPU和各個(gè)I/O之間進(jìn)行信息傳輸，DMA總線用于高速外設(shè)和主存之間的信息交換。在這種三總線結(jié)構(gòu)中，DMA總線和主存總線不能同時(shí)用于訪問主存。3.三總線結(jié)構(gòu)的又一形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA

8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem2.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……Modem3.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4

PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)

從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式2.鏈?zhǔn)?菊花鏈）查詢方式總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意I/O接口1鏈?zhǔn)讲樵兎绞降膬?yōu)缺點(diǎn)

鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。 鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)

1對(duì)詢問鏈的電路故障很敏感，如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作;2查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請(qǐng)求時(shí)，那么優(yōu)先級(jí)較低的設(shè)備可能長(zhǎng)期不能使用總線。

0BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口1計(jì)數(shù)器設(shè)備地址

1計(jì)數(shù)器定時(shí)查詢方式的優(yōu)缺點(diǎn)

計(jì)數(shù)器定時(shí)查詢方式的優(yōu)點(diǎn)

1計(jì)數(shù)器的初始值可由程序來設(shè)置，因而設(shè)備的優(yōu)先級(jí)可以通過設(shè)置不同的計(jì)數(shù)初始值來改變。若每次計(jì)數(shù)總是從0開始，此時(shí)設(shè)備的優(yōu)先次序是固定的；若每次計(jì)數(shù)的初始值總是上次得到控制權(quán)的設(shè)備的設(shè)備號(hào)，那么所有設(shè)備的優(yōu)先級(jí)就是相等的，是一種循環(huán)優(yōu)先級(jí)方式。2它對(duì)電路故障也不如菊花鏈查詢那樣敏感。計(jì)數(shù)器定時(shí)查詢方式的缺點(diǎn)增加了一組設(shè)備線，并且每個(gè)設(shè)備要對(duì)設(shè)備線的信號(hào)進(jìn)行譯碼處理，因而控制也變復(fù)雜了。排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求獨(dú)立請(qǐng)求方式的優(yōu)缺點(diǎn)

獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)

1響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。

2對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之……BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。獨(dú)立請(qǐng)求方式的缺點(diǎn)

需要較多的控制總線

二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址

和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息

申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方如何獲知傳輸開始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何配合。由統(tǒng)一時(shí)標(biāo)

控制數(shù)據(jù)傳送充分挖掘

系統(tǒng)總線每個(gè)瞬間

的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合

讀命令(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令同步通信的特點(diǎn)優(yōu)點(diǎn)：規(guī)定明確、統(tǒng)一，模塊間配合簡(jiǎn)單缺點(diǎn)：主從模塊時(shí)間配合強(qiáng)制“同步”，造成對(duì)不同速度的部件而言，必須按最慢速度的部件設(shè)計(jì)公共時(shí)鐘。適用于總線長(zhǎng)度短、部件存取時(shí)間比較一致的場(chǎng)合。P61例3.1不互鎖半互鎖全互鎖(3)異步通信主設(shè)備從設(shè)備請(qǐng)求回答異步通信特點(diǎn)異步通信克服了同步通信的缺點(diǎn)，允許各模塊速度的不一致性，它沒有公共的時(shí)鐘標(biāo)準(zhǔn)；不要求所有部件嚴(yán)格的統(tǒng)一動(dòng)作時(shí)間，而是采用應(yīng)答方式(又稱握手方式)，即當(dāng)主模塊發(fā)出請(qǐng)求(Request)信號(hào)時(shí)，一直等待從模塊反饋回來“響應(yīng)”(Acknowledge)信號(hào)后才開始通信。當(dāng)然，這就要求主從模塊之間增加兩條應(yīng)答線(即握手交互信號(hào)線Handshaking)。P62例3.2(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿

發(fā)信號(hào)

接收方

用系統(tǒng)時(shí)鐘后沿

判斷、識(shí)別（同步、異步

結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT

讀

命令WAIT

地址

數(shù)據(jù)

時(shí)鐘總線傳輸周期T1T2TWTWT3T4(4)半同步通信（同步、異步

結(jié)合）半同步通信特點(diǎn)半同步通信集同步與異步通信之優(yōu)點(diǎn)，既保留了同步通信的基本特點(diǎn)，如所有的地址、命令、數(shù)據(jù)信號(hào)的發(fā)出時(shí)間，都嚴(yán)格參照系統(tǒng)時(shí)鐘的某個(gè)前沿開始，而接收方都采用系統(tǒng)時(shí)鐘后沿時(shí)刻來進(jìn)行判斷識(shí)別。同時(shí)又像異步通信那樣，允許不同速度的模塊和諧地工作。為此增設(shè)了一條“等待”響應(yīng)信號(hào)線。上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）

主模塊發(fā)地址、命令

從模塊準(zhǔn)備數(shù)據(jù)

從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線(5)分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊

申請(qǐng)占用總線，使用完后即放棄總線

的使用權(quán)從模塊

申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期2主模塊1.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無空閑例：假設(shè)總線的時(shí)鐘頻率為33MHz，且一個(gè)總線時(shí)鐘周期為一個(gè)總線傳輸周期。若在一個(gè)總線傳輸周期可并行傳達(dá)4個(gè)字節(jié)的數(shù)據(jù)，求該總線的帶寬。33×4＝132MBps例：在16位的總線系統(tǒng)中，若時(shí)鐘頻率為100MHz，總線傳輸周期為5個(gè)時(shí)鐘周期，每一個(gè)總線傳輸周期可以傳送一個(gè)字，求總線的傳輸率。100/5×16/8＝40MBps例：設(shè)一個(gè)32位微處理器配有16位的外部數(shù)據(jù)總線，時(shí)鐘頻率為50MHz，若總線傳輸?shù)淖疃讨芷跒?個(gè)時(shí)鐘周期，問處理器的最大數(shù)據(jù)傳輸率是多少？提高數(shù)據(jù)傳輸率的方式是？50/4×16/8＝25MBps作業(yè)P66習(xí)題2、5、15、16機(jī)械特性

總線的物理特性是指總線在機(jī)械物理連接上的特性。包括：連線類型、數(shù)量、接插件的幾何尺寸和形狀以及引腳線的排列等。

電氣特性

總線的電氣特性是指總線的每一條信號(hào)線的信號(hào)傳遞方向、信號(hào)的有效電平范圍。通常規(guī)定由CPU發(fā)出的信號(hào)為輸出信號(hào)，送入CPU的信號(hào)為輸入信號(hào)。地址線一般為輸出信號(hào)，數(shù)據(jù)線為雙向信號(hào)，控制線的每一根都是單向的，有的為輸出信號(hào)，有的為輸入信號(hào)。總線的電平表示方式有兩種：?jiǎn)味朔绞胶筒罘址绞?。在單端電平方式中，用一條信號(hào)線和一條公共接地線來傳遞信號(hào)。 信號(hào)線中一般用高電平表示邏輯“1”，低電平表示邏輯“0”。差分電平方式采用一條信號(hào)線和一個(gè)參考電壓來互補(bǔ)傳輸信號(hào)，因此一般采用負(fù)邏輯，即用高電平表示邏輯“0”，低電平表示邏輯“1”。例如，串行總線接口標(biāo)準(zhǔn)RS-232C，其電氣特性規(guī)定低電平要低于-3V，表示邏輯“1”；高電平要高于+3V，表示邏輯“0”。功能特性

總線功能特性是指總線中每根傳輸線的功能。如地址線用來傳輸?shù)刂沸畔?，?shù)據(jù)線用來傳輸數(shù)據(jù)信息，控制線用來發(fā)出控制信息，如存儲(chǔ)器讀/寫信息、I/O讀/寫信息，也有I/O向CPU發(fā)來的信息，如中斷請(qǐng)求、DMA請(qǐng)求等。

時(shí)間特性

總線時(shí)間特性是指總線中任一根傳輸線在什么時(shí)間內(nèi)有效，以及每根線產(chǎn)生的信號(hào)之間的時(shí)序關(guān)系。時(shí)間特性一般可用信號(hào)時(shí)序圖來說明。

2009考研真題假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是

A10MBpsB20MBps

C40MBps

D

80MBps2010考研真題下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）A：PCI、CRT、USB、EISA

B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、MIPSD：ISA、EISA、PCI、PCI-ExpressBD2011考研真題20．在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖?/p>

A．指令B．操作數(shù)

C．握手（應(yīng)答）信號(hào)D．中斷類型號(hào)C19設(shè)總線頻率為100MHz,數(shù)據(jù)總線和地址總線共用一組總線，32位寬，存儲(chǔ)字也是32位，傳送一次地址或者一次數(shù)據(jù)