組合邏輯電路習(xí)題及參考答案_第1頁(yè)
組合邏輯電路習(xí)題及參考答案_第2頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

組合邏輯電路習(xí)題及參考答案一、填空題：1．組合邏輯電路的輸出僅與輸入的狀態(tài)有關(guān)。2．共陽(yáng)極的數(shù)碼管輸入信號(hào)的有效電平是低電平。二、選擇題：1.組合電路的輸出取決于（a）。a.輸入信號(hào)的現(xiàn)態(tài)b.輸出信號(hào)的現(xiàn)態(tài)c.輸入信號(hào)的現(xiàn)態(tài)和輸出信號(hào)變化前的狀態(tài)2.組合電路的分析是指（c）a.已知邏輯圖，求解邏輯表達(dá)式的過(guò)程b.已知真值表，求解邏輯功能的過(guò)程c.已知邏輯圖，求解邏輯功能的過(guò)程3.電路如圖所示，其邏輯功能為（b）a.“與”門(mén)，其表達(dá)式F=ABCDb.”與或非“門(mén)，其表達(dá)式c.”與非“門(mén)，其表達(dá)式4.組合邏輯電路的設(shè)計(jì)是指（a）a.已知邏輯要求，求解邏輯表達(dá)式并畫(huà)邏輯圖的過(guò)程b.已知邏輯要求，列真值表的過(guò)程c.已知邏輯圖，求解邏輯功能的過(guò)程5.組合電路是由（a）a.門(mén)電路構(gòu)成b.觸發(fā)器構(gòu)成c.a和b三、判斷正誤題：1．組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。（對(duì)）2.組合邏輯電路中的每一個(gè)門(mén)實(shí)際上都是一個(gè)存儲(chǔ)單元。（錯(cuò)）四、分析、化簡(jiǎn)：1．寫(xiě)出圖示邏輯電路的邏輯表達(dá)式及真值表。解：(a)（b）(a)真值表(b)真值表2

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論