數(shù)字電路試卷與答案

電子科技大學(xué)二零零六至二零零七學(xué)年第二學(xué)期期末考試試卷評(píng)分根本規(guī)那么數(shù)字邏輯設(shè)計(jì)及應(yīng)用課程考試題中文A卷〔120分鐘〕考試形式：閉卷考試日期2007年7月日課程成績(jī)構(gòu)成：平時(shí)20分，期中20分，實(shí)驗(yàn)0分，期末60分一二三四五六七八九十合計(jì)填空題〔每空1分，共5分〕1、CMOS與非門(mén)的未用輸入端應(yīng)連接到邏輯〔1〕電平或者輸入信號(hào)連接端上。2、DAC的功能是將〔數(shù)字〕輸入成正比地轉(zhuǎn)換成模擬輸出。3、EPROM可存儲(chǔ)一個(gè)〔9〕輸入4輸出的真值表。4、74X163的RCO輸出有效條件是：僅當(dāng)使能信號(hào)〔ENT〕有效，并且計(jì)數(shù)器的狀態(tài)是15。5、二進(jìn)制原碼為(001101)2,問(wèn)對(duì)應(yīng)的8-bit的補(bǔ)碼為(00001101)2.二、單項(xiàng)選擇題：從以下題目中選擇唯一正確的答案。〔每題2分，共10分〕1、八路數(shù)據(jù)分配器的地址輸入端有〔B〕個(gè)。A.2B.3C.42、以下描述一個(gè)邏輯函數(shù)的方法中(C)只能唯一表示。A.表達(dá)式B.邏輯圖C.真值表D.波形圖3、實(shí)現(xiàn)同一功能的Mealy型同步時(shí)序電路比Moore型同步時(shí)序電路所需要的〔B〕。A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器更少4、使用移位存放器產(chǎn)生重復(fù)序列信號(hào)“1000001”，移位存放器的級(jí)數(shù)至少為〔D〕A.2B.3C.4D.55、以下各邏輯函數(shù)式相等，其中無(wú)靜態(tài)冒險(xiǎn)現(xiàn)象的是〔D〕。A.F=B’C’+AC+A’BB.F=A’C’+BC+AB’C.F=A’C’+BC+AB’+A’BD.F=B’C’+AC+A’B+BC+AB’+A’C’組合電路分析：〔共10分〕1．求邏輯函數(shù)最簡(jiǎn)和之積表達(dá)式?！?分〕解：(2).邏輯函數(shù)F=W+XZ+XY，請(qǐng)寫(xiě)出與該函數(shù)對(duì)應(yīng)的最小項(xiàng)列表表達(dá)式：F=ΣWXYZ()(3分)F=ΣWXYZ(5，6，7，8，9，10，11，12，13，14，15)(3).請(qǐng)完成給定電路的定時(shí)圖〔假設(shè)每一個(gè)邏輯門(mén)均有一個(gè)單位的時(shí)延Δ〕。(3分)解：試用一片三輸入八輸出譯碼器〔74X138〕和適當(dāng)?shù)呐c非門(mén)實(shí)現(xiàn)函數(shù)：F=A’BD’+A’CD’+BCD’寫(xiě)出真值表，畫(huà)出電路連接圖。譯碼器如以下圖所示?！?0分〕解：ABCDF00000000100010100110010010101001101011101000010010101001011011000110101110111110SHAPE五、一個(gè)2_BIT比擬器電路接收2個(gè)2_BIT數(shù)P(P=P1P0)和Q(Q=Q1Q0)?，F(xiàn)在要設(shè)計(jì)一個(gè)電路使得當(dāng)且僅當(dāng)P>Q時(shí)，輸出FP>Q為“1”。請(qǐng)你寫(xiě)出與該電路要求對(duì)應(yīng)的真值表?！?分〕真值表2P1真值表2P1P0Q1Q0FP>Q00000000100010000110010010101001100011101000110011101001011011001110111110111110真值表1真值表1P1Q1P0Q0FP>Q00000000100010100110010000101001100011101000110011101011011111000110101110111110真值表3真值表3P1Q1P0Q0FP>Q10XX11110100101其余情況，輸出FP>Q=0

六、時(shí)序電路設(shè)計(jì)：〔共20分〕鼓勵(lì)/輸出表Q1Q2X010001，011，1鼓勵(lì)/輸出表Q1Q2X010001，011，10110，000，01011，001，01100，110，0D1D2，Z轉(zhuǎn)換/輸出表Q1Q2X01轉(zhuǎn)換/輸出表Q1Q2X010001，011，10110，000，01011，001，01100，110，0Q1*Q2*，ZSSQ1Q2SQ1Q2A00B01C10D1101AB，0D，1BC，0A，0CD，0B，0DA，1C，0S*，Z2、針對(duì)D觸發(fā)器的鼓勵(lì)/輸出表如表所示，請(qǐng)導(dǎo)出對(duì)應(yīng)的鼓勵(lì)方程、輸出方程；〔8分〕鼓勵(lì)/輸出表Q1Q2鼓勵(lì)/輸出表Q1Q2X010001/001/00101/011/01011/000/11100/110/0D1D2/Z鼓勵(lì)方程：，輸出方程：3、針對(duì)J_K觸發(fā)器的鼓勵(lì)方程、輸出方程如下，請(qǐng)畫(huà)出電路圖,時(shí)鐘上升沿有效?！?分〕鼓勵(lì)方程：J0=(A⊕Q1)’;K0=(AQ1)’J1=A⊕Q0;K1=(A’Q0)’輸出方程:Y=((AQ1)’(A’Q0))’電路圖例：七、時(shí)序電路分析：〔共15分〕1、電路如下圖，寫(xiě)出電路的鼓勵(lì)方程、輸出方程、轉(zhuǎn)移方程和建立轉(zhuǎn)移/輸出表;(8分)解：鼓勵(lì)方程：，，輸出方程：轉(zhuǎn)移方程：轉(zhuǎn)移/輸出表：QDQJAY010000100010111110011101101111QD*QJ*2、某時(shí)序電路的轉(zhuǎn)移方程和輸出方程如下，請(qǐng)畫(huà)出與輸入波形對(duì)應(yīng)的輸出Y的波形圖〔設(shè)起始狀態(tài)為Q1,Q0=00，時(shí)鐘上升沿有效〕。(7分)轉(zhuǎn)移方程：Q0*=Q0A’+Q0’Q1*=Q1A’+Q1’Q0A+Q1輸出方程:Y=Q1Q0波形圖：轉(zhuǎn)移/輸出表轉(zhuǎn)移/輸出表Q1Q0A010000/001/00101/010/01010/011/01111/000/1Q1*Q0*/Y八、74x163為同步清零，同步計(jì)數(shù)的4位二進(jìn)制計(jì)數(shù)器，利用74X163和必要的門(mén)電路設(shè)計(jì)一模14計(jì)數(shù)器，計(jì)數(shù)序列為：1、2、3、4、5、6、7、8、9、10、11、12、13、15、1、2…..。完成設(shè)計(jì)并畫(huà)出電路?！?0分)74X163的功能表輸入74X163的功能表輸入當(dāng)前狀態(tài)下一狀態(tài)輸出CLR_LLD_LENTENPQDQCQBQAQD*QC*QB*QA*RCO0XXXXXXX0000010XXXXXXDCBA0110XXXXXQDQCQBQA011X0XXXXQDQCQBQA011110000000101111000100100111100100011011110011010001111………….…………..01111111100001解：1〕、置數(shù)信號(hào)的產(chǎn)生分析：在輸出QDQCQBQA=1101〔13〕時(shí)載入1111〔15〕，在輸出QDQCQBQA=1111〔15〕時(shí)載入0001〔1〕，所以QDQCQBQA=11X1時(shí)LD_L=0，得LD_L=(QDQCQA)’。2〕、載入值DCBA的產(chǎn)生分析：根據(jù)分析，在計(jì)數(shù)狀態(tài)為QDQCQBQA=1101〔13〕時(shí)載入1111〔15〕，在QDQCQBQA=1111〔15〕時(shí)載入0001〔1〕，由此可有以下方案可實(shí)現(xiàn)：方案1：取A=‘1’，B=C=D=RCO’或方案2：取A=QA，B=QB’，C=D=(QBQA)’或還有其他方案。電路圖〔方案2〕：電路圖〔方案1〕：電路圖〔方案2〕：電路圖〔方案1〕：九、采用集成4位移位存放器74X194和集成多路選擇器74X151連接的電路如下所示?！?5分〕寫(xiě)出反應(yīng)函數(shù)F的表達(dá)式；指出在該電路中74X194實(shí)現(xiàn)的狀態(tài)序列。寫(xiě)出該電路的轉(zhuǎn)移/輸出表。〔電路輸出為Y和Z〕4位通用移位存放器74194的功能表如下表所示。74194功能表：輸入74194功能表：輸入下一狀態(tài)功能S1S0QA*QB*QC*QD*保持00QAQBQCQD右移01SRSIQAQBQC左移10QBQCQDSLSI置數(shù)11ABCD解：1〕F=Q1Q0