第九次課-數(shù)模轉換電路和可編程器件的應用及數(shù)字系統(tǒng)設計

數(shù)模轉換電路

可編程器件的應用及

數(shù)字系統(tǒng)設計1一、數(shù)模轉換電路*P222J1先實現(xiàn)數(shù)字電路部分，foundation下先仿真通過后下載到95108。示波器檢查95108的四路輸出波形是否正常。K1K2能否控制。然后連接DAC0832和LM324，實現(xiàn)最終結果。注：DAC0832的11、12腳觀測不到波形。2操作注意事項foundation下芯片型號千萬不能錯：XC9500系列95108PC84.下載時95108應加電，但不要連接除電源以外其他導線，包括其他芯片的電源。否則一旦電路鏈接有錯誤，會導致無法下載成功。關于電源：因為CPLD芯片所需電流較大。所以：A：直流穩(wěn)壓電源的限流開關請調整到最大電流。B：加到實驗箱的電源電壓不能小于12V，但是不要超過15V。否則會提示下載不成功，芯片電壓不滿足要求。

下載芯片時如不能成功，請先選擇擦除，然后再編程下載。操作有錯誤，也可能導致無法下載成功。3二.

小型數(shù)字系統(tǒng)設計與調測

(一)小型數(shù)字系統(tǒng)學習要點1、數(shù)字系統(tǒng)模型的含義（數(shù)字系統(tǒng)模型見*P125

圖8-10）同步時序電路由控制器和數(shù)據(jù)處理器組成控制器有統(tǒng)一的模型，設計方法規(guī)范數(shù)據(jù)處理器因處理數(shù)據(jù)形式繁多，沒有統(tǒng)一模型，只能采用試湊法設計4小型數(shù)字系統(tǒng)學習要點5小型數(shù)字系統(tǒng)學習要點2、控制電路模型的結構與電路的對應關系狀態(tài)寄存器——同步時序電路用狀態(tài)寄存器的狀態(tài)值記錄當前系統(tǒng)運行的進程，由同步時序電路構成,設計工作為狀態(tài)分配次態(tài)激勵電路——組合電路以當前的進程狀態(tài)和輸入信號作為轉換為下一個進程的判斷條件（次態(tài)激勵條件），由組合電路構成輸出電路——組合電路以當前的進程狀態(tài)和某些輸入信號為條件，譯碼后輸出控制信號，由組合電路構成6小型數(shù)字系統(tǒng)學習要點3、ASM圖與電路的對應關系狀態(tài)之間的轉換在一個周期內完成狀態(tài)1寄存器ASM狀態(tài)轉換示意圖狀態(tài)1X=1?R=1?狀態(tài)2NYYNDS2狀態(tài)2寄存器&S1XRCPQ2CLKDS1Q1CLK次態(tài)激勵電路對應電路圖7小型數(shù)字系統(tǒng)學習要點兩個狀態(tài)框之間的判斷框反映次態(tài)激勵條件，激勵條件由組合電路組成，當前狀態(tài)值是次態(tài)組合電路必須的一個輸入信號狀態(tài)轉移判斷電路——次態(tài)激勵電路示意圖狀態(tài)1X=1?R=1?狀態(tài)2NYYNDS2狀態(tài)2寄存器&S1XRCPQCLK8小型數(shù)字系統(tǒng)學習要點兩個判斷框之間沒有判斷框時，則當前的狀態(tài)值是次態(tài)激勵的惟一條件狀態(tài)1寄存器ASM無條件狀態(tài)轉換示意圖狀態(tài)1狀態(tài)2DS2狀態(tài)2寄存器S1CPQ2CLKDS1Q1CLK次態(tài)激勵電路對應電路圖9某一狀態(tài)下輸出信號的處理無條件輸出指一旦進入某狀態(tài)，輸出信號即產生，狀態(tài)值S可以直接作為輸出信號使用條件輸出框指在某狀態(tài)下同時滿足某一條件后才有輸出，輸出的必要條件有兩個：一個是當前狀態(tài)值，一個是某一條件小型數(shù)字系統(tǒng)學習要點10小型數(shù)字系統(tǒng)學習要點狀態(tài)1X·W=1?狀態(tài)2輸出：T=1NYNDS2狀態(tài)2寄存器&S1RCPQCLKH=1R=1?YDS1狀態(tài)1寄存器&…S1RCPQCLKH&XWT（無條件輸出T）輸出信號示意圖（條件輸出H）11(二)小型數(shù)字系統(tǒng)設計要點1、將實踐中的需求抽象為邏輯需求關系這是系統(tǒng)設計中最難的一環(huán)，目前沒有規(guī)范的方法，只能靠反復修改來達到要求2、將總體的邏輯需求劃分為控制邏輯和數(shù)據(jù)處理邏輯兩大部分兩類電路的劃分結果不是唯一的，應以控制電路盡量簡單為劃分前提劃分結果不同邏輯流程圖和ASM圖不同12小型數(shù)字系統(tǒng)設計要點3、根據(jù)總的邏輯需求明確控制電路和數(shù)據(jù)處理電路相互之間的信號及關系分析控制器有哪些輸入和輸出信號分析數(shù)據(jù)處理器有哪些輸入和輸出信號分析所有信號的因果關系和處理流程做出邏輯流程圖4、將邏輯流程圖轉換為ASM圖13小型數(shù)字系統(tǒng)設計要點5、根據(jù)ASM圖設計控制器電路選擇狀態(tài)寄存電路形式建議用一態(tài)一D觸發(fā)器的設計方案為狀態(tài)寄存器分配進程狀態(tài)根據(jù)ASM圖中各個狀態(tài)框之間的判斷條件，設計次態(tài)激勵電路根據(jù)ASM圖的輸出信號和條件輸出信號設計輸出電路14小型數(shù)字系統(tǒng)設計要點6、設計數(shù)據(jù)處理器電路根據(jù)控制器所需的輸入信號設計數(shù)據(jù)處理電路根據(jù)控制器輸出信號對數(shù)據(jù)處理的控制關系設計數(shù)據(jù)處理器電路15(三)實驗設計提示實驗任務：*P219（T1）設計汽車尾燈控制電路設計方法：必須用ASM圖設計控制電路，不允許用試湊法實現(xiàn)。器件：實驗箱上的CPLD（XC95108）及外圍器件。16（1）根據(jù)題意設定：設置四個按鍵開關(自復位開關，每次按鍵時間不少于一個CP周期)。L－左轉鍵：L=1，三個左尾燈依次為100、110、111、000循環(huán)點亮。L=0，左尾燈全部熄滅。R－右轉鍵：R=1，三個右尾燈依次為100、110、111、000循環(huán)點亮。R=0，右尾燈全部熄滅。J－警告鍵：J=1，左、右尾燈閃亮。J=0，左、右尾燈全滅。C－復位鍵：C=1，系統(tǒng)復位，左、右尾燈全滅。C=0：電路處于等待狀態(tài)。1、設計控制器

17根據(jù)題意設定四種狀態(tài)：S0－系統(tǒng)復位，強制退出左轉、右轉和警告（初始狀態(tài)或僅剛按過C=1）；S1－左尾燈亮（僅剛按過L=1）；S2－右尾燈亮（僅剛按過R=1）；S3－左、右尾燈閃亮（J=1或LR=11）18（2）系統(tǒng)結構圖控制器處理器Z3Z2Z1Y1Y2Y3LRJC圖一系統(tǒng)框圖19（3）ASM圖復位S0左燈S1右燈S2告警S3RJRJLLJC000111101001011001圖二ASM圖L01C0C1S1NS2NS3N=1或者C=1控制器的初態(tài)應處于復位狀態(tài)（S0=1）。為此，在入口處增加C=1的條件（電路加電后通過按動復位鍵使系統(tǒng)復位）?；蛘咴黾覵1NS2NS3N=1的條件（電路加電后若S1、S2、S3、全為0，則S0=1）。或者上述兩條件都采用。20（4）狀態(tài)寄存器采用一位一態(tài)的D觸發(fā)器。根據(jù)ASM圖寫出D觸發(fā)器的次態(tài)激勵方程：21（5）根據(jù)次態(tài)激勵方程畫出控制器電路：包括D觸發(fā)器電路（圖三）、次態(tài)激勵組合電路（圖四、圖五）圖三D觸發(fā)器電路22圖四D1、D2次態(tài)激勵組合電路圖五D0、D3次態(tài)激勵組合電路232、設計處理器（1）設計思路考慮到尾燈閃爍和依次點亮的需要，設置一個二位二進制計數(shù)器配合控制器各狀態(tài)實現(xiàn)尾燈閃爍或依次點亮。計數(shù)器的時鐘信號CP2使用實驗箱上1Hz時鐘信號。該計數(shù)器的清零或計數(shù)受狀態(tài)S0控制，S0=0計數(shù)器計數(shù)、S0=1計數(shù)器清零。24（2）列出尾燈與各狀態(tài)及計數(shù)器的真值表說明狀態(tài)計數(shù)器左燈右燈SQ1Q0Z1Z2Z3Y1Y2Y3尾燈都不亮S0//000000左尾燈依次亮S100100000011100001011100011000000右尾燈依次亮S200000100010001101000011111000000尾燈閃爍S3/0111111/100000025（3）根據(jù)真值表列出各尾燈的邏輯表達式26（4）根據(jù)邏輯表達式畫出電路圖圖六尾燈的組合電路

27（5）完整的電路圖還應包括二位二進制計數(shù)器電路、輸出指示燈電路和按鍵電路圖七二位二進制計數(shù)器電路、輸出指示燈電路28圖八按鍵電路在Foundation3.1i軟件下以實驗箱上的開關替代29（6）在Foundation3.1i軟件下輸入電路圖控制器中的一位一態(tài)D觸發(fā)器電路、次態(tài)激勵組合電路；處理器中尾燈的組合電路、二位二進制計數(shù)器電路。各輸入輸出定義到XC95108的管腳輸入：J、L、R、C、CP1