第四章組合電路

數(shù)字電子技術(shù)第四章組合邏輯電路

第四章組合邏輯電路4.2組合邏輯電路的設(shè)計(jì)

4.1組合邏輯電路的分析4.4若干典型的組合邏輯集成電路本章基本內(nèi)容1.掌握組合邏輯電路的分析方法和設(shè)計(jì)方法2.學(xué)習(xí)常用中規(guī)模集成模塊；如：編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、和加法器等；本章重點(diǎn)1.掌握組合邏輯電路的分析2.掌握組合邏輯電路的設(shè)計(jì)3.掌握編碼器、譯碼器、數(shù)據(jù)選擇器和加法器等中規(guī)模組合邏輯模塊的邏輯功能及其靈活應(yīng)用主要要求：

掌握組合邏輯電路和時(shí)序邏輯電路的概念。

了解組合邏輯電路的特點(diǎn)與描述方法。

概述根據(jù)邏輯功能特點(diǎn)的不同分為組合邏輯電路時(shí)序邏輯電路數(shù)字電路組合邏輯電路的特點(diǎn)：在任何時(shí)刻，電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)。組合電路的描述方法主要有邏輯圖、邏輯表達(dá)式、真值表、卡諾圖等。組合邏輯電路的一般框圖結(jié)構(gòu)特點(diǎn):1、電路由邏輯門構(gòu)成，輸出、輸入之間無反饋回路2、不含存儲(chǔ)記憶單元，輸出與電路原來狀態(tài)無關(guān)輸入輸出間的邏輯關(guān)系可用一組邏輯函數(shù)表示L1=f1（A1、A2、…、An）L2=f2（A1、A2、…、An）……Ln=fj（A1、A2、…、An）

主要要求：理解組合邏輯電路分析與設(shè)計(jì)的基本方法。熟練掌握邏輯功能的邏輯表達(dá)式、真值表、卡諾圖和邏輯圖表示法及其相互轉(zhuǎn)換。4.1、4.2組合邏輯電路的分析方法和設(shè)計(jì)方法

根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而找出給定電路的邏輯功能。1、從電路的輸入到輸出逐級(jí)寫出邏輯函數(shù)式2、化簡邏輯函數(shù)式，使邏輯關(guān)系明了3、把邏輯函數(shù)式轉(zhuǎn)換為真值表的形式（當(dāng)然比較簡單的函數(shù)式這一步可以省略）4、根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。

4.1組合邏輯電路分析一.組合邏輯電路分析二.組合邏輯電路的分析步驟：三、組合邏輯電路的分析舉例

例1分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數(shù)個(gè)1時(shí)，L為1，否則L為0,電路具有奇校驗(yàn)功能。如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？1、邏輯抽象：根據(jù)實(shí)際邏輯問題的因果關(guān)系確定輸入、輸出變量，并規(guī)定它們的符號(hào)與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)2、根據(jù)邏輯描述列出真值表；3、由真值表寫出邏輯表達(dá)式;5、畫出邏輯圖。4、根據(jù)器件的類型,簡化和變換邏輯表達(dá)式二、組合邏輯電路的設(shè)計(jì)步驟

一、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。4.2組合邏輯電路的設(shè)計(jì)例1某火車站有特快、直快和慢車三種類型的客運(yùn)列車進(jìn)出，試用兩輸入與非門和反相器設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路，3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí)，無論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無論慢車是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒有請(qǐng)求，而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。解：1、邏輯抽象。輸入信號(hào):I0、I1、I2分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)且有進(jìn)站請(qǐng)求時(shí)為1，沒有請(qǐng)求時(shí)為0。輸出信號(hào):L0、L1、L2分別為3個(gè)指示燈的狀態(tài)，且燈亮為1，燈滅為0。根據(jù)題意列出真值表輸入輸出I0I1I2L0L1L20000001××10001×010001001(2)寫出各輸出邏輯表達(dá)式。輸入變量之間是與的關(guān)系。對(duì)于輸入或輸出變量，凡取1值的用原變量表示，取0值的用反變量表示。輸入輸出I0I1I2L0L1L20000001××10001×010001001L0=I0

輸入輸出I0I1I2L0L1L20000001××10001×010001001真值表L0=I0

3、根據(jù)要求將上式變換為與非形式

4、根據(jù)輸出邏輯表達(dá)式畫出邏輯圖。例2：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。000001010011100101110111ABC00010111

L三人表決電路真值表解(1)：設(shè)置輸入變量和輸出變量。(2)列真值表輸入變量A、B、C：

同意為邏輯“1”，不同意為邏輯“0”。

輸出變量L：通過為邏輯“1”，沒通過為邏輯“0”。得最簡與—或表達(dá)式：（4）畫出邏輯圖:（5）如果，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非—與非表達(dá)式：畫出邏輯圖。

（3）用卡諾圖化簡。ABC0000111110

A

B

C11110000有A、B、C三名裁判，其中A為主裁判，B、C為副裁判。裁判用0表示不合格，用1表示合格。當(dāng)主裁判和一名或者一名以上副裁判認(rèn)為運(yùn)動(dòng)員的動(dòng)作合格時(shí)，輸出為1；否則輸出為0。要求用2輸入與非門實(shí)現(xiàn)此電路。4.4若干典型的組合邏輯集成電路4.4.1編碼器4.4.2譯碼器4.4.3數(shù)據(jù)選擇器4.4.5算術(shù)運(yùn)算電路主要要求：

理解編碼的概念。

理解常用編碼器的類型、邏輯功能和使用方法。4.4.1編碼器

一、編碼器(Encoder)的概念與分類編碼：用二進(jìn)制代碼表示特定含義的信息稱為編碼。編碼器：具有編碼功能的邏輯電路。4.4.1編碼器編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。如8線-3線編碼器：將8個(gè)輸入的信號(hào)分別編成8個(gè)3位二進(jìn)制數(shù)碼輸出。如BCD編碼器：將10個(gè)編碼輸入信號(hào)分別編成10個(gè)4位碼輸出;編碼器的邏輯功能：一、編碼器(Encoder)的概念與分類如4線-2線編碼器：將輸入的4個(gè)信號(hào)分別編成4個(gè)2位二進(jìn)制數(shù)碼輸出；一、編碼器(Encoder)的概念與分類編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

優(yōu)先編碼器

優(yōu)先編碼器的提出：

實(shí)際應(yīng)用中，經(jīng)常有兩個(gè)或更多輸入編碼信號(hào)同時(shí)有效。

識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。優(yōu)先編碼器允許幾個(gè)輸入端同時(shí)加上信號(hào)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。（1）列出功能表輸

入輸

出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）寫出邏輯表達(dá)式（3）畫出邏輯電路（略）優(yōu)先編碼器(4─2線優(yōu)先編碼器)（設(shè)計(jì)）輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3~輸入為編碼信號(hào)I3

I0輸出為Y1Y0十個(gè)按鍵編碼輸入輸出代碼控制使能標(biāo)志（1）邏輯圖3、鍵盤輸入8421BCD碼編碼器（二—十進(jìn)制編碼器）10線

–4線編碼器將0～9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。

（2）功能表

輸

入輸

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

該編碼器為輸入低電平有效上述優(yōu)先編碼器(4─2線優(yōu)先編碼器)電路存在1個(gè)問題：當(dāng)電路所有的輸入信號(hào)全為0時(shí),輸出Y1Y0為00而當(dāng)輸入I0信號(hào)為1時(shí),輸出Y1Y0也為00,即輸入條件不同而輸出代碼相同.8-3線優(yōu)先編碼器CD4532的示意框圖、引腳圖三、集成電路編碼器8個(gè)信號(hào)輸入端0～71個(gè)使能輸入端EI1個(gè)編碼器工作狀態(tài)標(biāo)志3個(gè)編碼輸出端Y2～Y01個(gè)輸出使能標(biāo)志

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLEI=0，編碼器不工作,無論8個(gè)輸入端狀態(tài)如何,3個(gè)輸出為0,GS=0，EO=0。

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLEI=1，編碼器工作，輸入0~7分別有高電平輸入時(shí)，Y2Y1Y0為0~7的編碼輸出，GS=1，EO=0。

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL為什么要設(shè)計(jì)GS輸出信號(hào)？GS的功能:當(dāng)EI為1,且至少有一個(gè)輸入端為高電平時(shí),GS輸出就為1,表明編碼器處于工作狀態(tài),否則GS=0,因此,可以區(qū)分當(dāng)電路所有輸入端均無高電平輸入,或者只有輸入端I0有高電平時(shí),Y2Y1Y0均為000的情況

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL為什么要設(shè)計(jì)EO輸出信號(hào)？當(dāng)EI=1，且所有輸入端都為0時(shí)，EO=1，它可與另一片相同器件的EI連接，以便組成更多輸入端的優(yōu)先編碼器。主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器74HC138的邏輯功能和使用方法。4.4.2譯碼器理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。譯碼器的分類：

譯碼：譯碼是編碼的逆過程。在編碼時(shí)，每一種二進(jìn)制代碼，都表示具有特定含義的信息。把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼，或者說，譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào)（高、低電平），以表示其原來含義的電路。1、譯碼器的定義與功能譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器4.4.2譯碼器/數(shù)據(jù)分配器二進(jìn)制譯碼器的結(jié)構(gòu)n個(gè)輸入端M=2n個(gè)輸出端譯碼輸入：n位二進(jìn)制代碼譯碼輸出：M位高低電平信號(hào)二進(jìn)制譯碼器輸入輸出滿足：

M=2n如：2線-4線譯碼器集成譯碼器741382位二進(jìn)制譯碼器100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸出譯碼輸入011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸出譯碼輸入譯碼輸入：2位二進(jìn)制代碼譯碼輸出：4位高低電平信號(hào)一位為1，其余為0；或一位為0，其余為1。如2位二進(jìn)制譯碼器2線-4線譯碼器01111101011010110110011100001111××1Y3Y2Y1Y0A0A1E輸出輸

入功能表(a)74HC139集成譯碼器（雙2線-4線譯碼器）

(1.)集成二進(jìn)制譯碼器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表2、集成電路譯碼器邏輯符號(hào)說明邏輯符號(hào)框外部的符號(hào)，表示外部輸入或輸出信號(hào)名稱，字母上面的“—”號(hào)說明該輸入或輸出是低電平有效。當(dāng)輸入或輸出為低電平有效時(shí)，符號(hào)框外部邏輯變量E、Y0~Y7的邏輯狀態(tài)與符號(hào)框內(nèi)相應(yīng)的E、Y0~Y7的邏輯狀態(tài)相反。3線-8線譯碼器（74HC138集成譯碼器）邏輯圖A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0~A2:譯碼輸入，二進(jìn)制編碼Y0~Y7依次對(duì)應(yīng)8個(gè)輸出。E1、E2和E3：使能輸入端。只有當(dāng)E1=E2=0且E3=1，譯碼。否則，禁止譯碼，輸出全為1。Y0~Y7：八個(gè)輸出端，低電平有效；譯碼狀態(tài)下，相應(yīng)輸出端為0；禁止譯碼狀態(tài)下，輸出均為1。LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A074HC138集成譯碼器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0~3線–8線譯碼器的八個(gè)輸出Y0~Y7含三變量函數(shù)的全部最小項(xiàng)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。1、用譯碼器實(shí)現(xiàn)邏輯函數(shù)...當(dāng)E3=1，E2=E1=0時(shí)譯碼器的應(yīng)用A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1用74HC138和門電路實(shí)現(xiàn)函數(shù)首先將函數(shù)式變換為最小項(xiàng)之和的形式在譯碼器的輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合邏輯函數(shù)。譯碼器的應(yīng)用(2.)集成二–十進(jìn)制譯碼器（8421BCD譯碼器）：74HC42A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A3Y8Y9功能：將輸入的8421BCD的10個(gè)代碼譯成為10個(gè)高、低電平輸出信號(hào)。

功能表集成二–十進(jìn)制譯碼器——7442BCD代碼顯示譯碼器數(shù)碼顯示器

(3.)顯示譯碼器

七段顯示器數(shù)字設(shè)備中用得較多的為七段顯示器。它們由七段可發(fā)光的字段組合而成。常用的有半導(dǎo)體發(fā)光二極管構(gòu)成的顯示器和液晶顯示器等。

abcdefgDPagfCOMbcedDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式共陽接法

共陰接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

RR共陽極共陰極半導(dǎo)體發(fā)光二極管構(gòu)成的七段顯示器有兩種：共陰極和共陽極。思考題1：共陰極七段顯示器如果要顯示數(shù)字3，

a、b、c、d、e、f、g

應(yīng)該分別為什么電平？答：a、b、c、d、e、f、g為H、H、H、H、L、L、

H

七段顯示譯碼器將8421BCD代碼譯成數(shù)碼管所需的驅(qū)動(dòng)信號(hào)。七段顯示譯碼器ABCDbcdefga8421BCD代碼顯示譯碼器輸入：8421BCD代碼輸出：譯碼結(jié)果驅(qū)動(dòng)相應(yīng)的七段數(shù)碼管顯示正確的數(shù)字abcdefgagfCOMbcedabcdefg共陰結(jié)構(gòu)abcdefg111與“1”電平驅(qū)動(dòng)(輸出高電平有效）的顯示譯碼器配合使用；共陽結(jié)構(gòu)000abcdefgVCC與“0”電平驅(qū)動(dòng)（輸出低電平

有效）的顯示譯碼器配合使用。fadge09

abcdefg0123456789bc011000011011011111110

11110010110011

1110

0111111111七段數(shù)碼顯示器顯示數(shù)字的情況：

101

1011

001

11

11

1

110000共陰數(shù)碼管集成顯示譯碼器74HC4511（BCD七段顯示譯碼器）1234567816151413121110974HC4511輸出：接數(shù)碼顯示器輸入輸入（1）外引線排列圖控制端（2）邏輯符號(hào)74HC4511LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進(jìn)制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進(jìn)制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續(xù))74HC4511（3）功能說明：①輸入D3D2D1D0為8421BCD碼；②輸出a

~

g，高電平有效，③輔助控制功能：燈測試輸入不管其他輸入為何值，用于檢測數(shù)碼管各段是否正常。滅燈輸入用于將無效的零熄滅。不管其他輸入為何值，輸出a

~

g均為1，鎖存使能輸入鎖存器不工作，譯碼器的輸出隨輸入碼的變化而變化；當(dāng)LE由0跳變?yōu)?時(shí)，輸入碼被鎖存，輸出只取決于鎖存器的內(nèi)容，不再隨輸入的變化而變化。應(yīng)與共陰數(shù)碼管配套使用；輸出a

~

g均為0，例由74HC4511構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示，試分析小時(shí)高位是否具有零熄滅功能。顯示譯碼器輸出級(jí)的電路結(jié)構(gòu)形式要與所選用的顯示器相匹配，否則不僅不能正常工作，甚至?xí)?dǎo)致器件損壞。（4）注意問題：主要要求：理解數(shù)據(jù)選擇器的作用。理解常用數(shù)據(jù)選擇器的邏輯功能及其使用。掌握用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的方法。4.4.3數(shù)據(jù)選擇器4.4.3數(shù)據(jù)選擇器1、數(shù)據(jù)選擇器的定義與功能數(shù)據(jù)選擇器：根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出的電路.D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A0多路輸入一路輸出地址碼輸入10Y=D1D1常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

74HC151ES2S1S0D0D7D6D5D4D3D2D1EYY74HC151的邏輯功能示意圖

8路數(shù)據(jù)輸入端地址信號(hào)輸入端互補(bǔ)輸出端使能端，低電平有效八選1數(shù)據(jù)選擇器74HC1512、集成電路數(shù)據(jù)選擇器74HC151ES2S1S0D0D7D6D5D4D3D2D1EYY74HC151邏輯功能示意圖

E

=1時(shí)禁止數(shù)據(jù)選擇器工作

E

=0時(shí)，數(shù)據(jù)選擇器工作。選擇哪一路信號(hào)輸出由地址碼決定。8選1數(shù)據(jù)選擇器74HC151真值表

D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYS0S1S2E輸出輸入因?yàn)槿鬝2S1S0=000，則因?yàn)槿鬝2S1S0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYS0S1S2E輸出輸入74HC151輸出函數(shù)表達(dá)式1000000000100000Y=S2S1S0D0+S2S1S0D1+

S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+

S2S1S0D6+S2S1S0D7Y=S2S1S0D0+S2S1S0D1+

S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+

S2S1S0D6+S2S1S0D7=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D7當(dāng)E=1時(shí)，Y=0當(dāng)E=0時(shí)74LS1531STA1A01D01D31D21D11ST1Y2Y雙4選1數(shù)據(jù)選擇器74LS153邏輯功能示意圖2D02D32D22D12ST2ST兩個(gè)數(shù)據(jù)選擇器的公共地址輸入端。數(shù)據(jù)選擇器1的輸出數(shù)據(jù)選擇器1的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的輸出內(nèi)含兩個(gè)相同的

4選1數(shù)據(jù)選擇器。雙四選一數(shù)據(jù)選擇器74LS153將兩片74HC151連接成一個(gè)16選1的數(shù)據(jù)選擇器16選1數(shù)據(jù)選擇器：數(shù)據(jù)輸入端：16路通道地址碼：4位。①數(shù)據(jù)選擇器的擴(kuò)展如果D=0，則（1）片工作，根據(jù)C~A，從D0~D7中選擇一路輸出如果D=1，則（2）片工作，根據(jù)C~A，從D8~D15中選擇一路輸出3、數(shù)據(jù)選擇器74HC151的應(yīng)用②數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)例試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)

解:(1)寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式(2)寫出數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)=S2S1S0D0+S2S1S0D1+S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+S2S1S0D6+S2S1S0D7比較Y與L，當(dāng)

D3=D5=D6=D7=1D0=D1=D2=D4=0時(shí)，Y=L(3)比較L和Y兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系令Y=S2S1S0D0+S2S1S0D1+S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+S2S1S0D6+S2S1S0D7D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10主要要求：

理解加法器的邏輯功能及應(yīng)用。4.4.5加法器4.4.5算術(shù)運(yùn)算電路

在兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，不考慮低位來的進(jìn)位的相加--半加在兩個(gè)二進(jìn)制數(shù)相加時(shí)，考慮低位進(jìn)位的相加---全加加法器分為半加器和全加器兩種。半加器全加器1、半加器和全加器兩個(gè)4位二進(jìn)制數(shù)相加:（1）1位半加器（HalfAdder）

不考慮低位進(jìn)位，將兩個(gè)1位二進(jìn)制數(shù)A、B相加的器件。

半加器的真值表邏輯表達(dá)式1000C011110101000SBA

半加器的真值表BABAS+=C=AB

邏輯圖（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能進(jìn)行加數(shù)、被加數(shù)和鄰近低位來的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。Ci-1表示低位向本