計算機電路基礎(chǔ) 第3版 課件 第11章 數(shù)模和模數(shù)轉(zhuǎn)換電路

第11章數(shù)模、模數(shù)轉(zhuǎn)換電路11.1D/A轉(zhuǎn)換器11.2A/D轉(zhuǎn)換器第11章數(shù)模、模數(shù)轉(zhuǎn)換電路

應用領(lǐng)域：數(shù)字系統(tǒng)，特別是計算機的應用范圍越來越廣，它們處理的都是不連續(xù)的0、1數(shù)字信號，處理后的結(jié)果也是數(shù)字信號。然而實際所遇到的許多物理量，如語音、溫度、壓力、流量、亮度、速度等都是在數(shù)值和時間上連續(xù)變化的模擬量，這些物理量經(jīng)傳感器轉(zhuǎn)換后的電壓或電流也是連續(xù)變化的模擬信號，這些模擬信號不能直接送入數(shù)字系統(tǒng)處理，需要把它們先轉(zhuǎn)換成相應的數(shù)字信號，然后才能輸入數(shù)字系統(tǒng)進行處理。處理后的數(shù)字信息也必須先轉(zhuǎn)換成電模擬量，送到執(zhí)行元件中才能對控制對象實行實時控制，進行必要的調(diào)整。這一過程如圖11-1所示。

圖中，A/D轉(zhuǎn)換器簡稱ADC（AnalogtoDigitalConverter），就是把輸入的模擬量轉(zhuǎn)換成數(shù)字量的接口電路，而D/A轉(zhuǎn)換器簡稱DAC（DigitaltoAnalogConverter），就是把輸入的數(shù)字量轉(zhuǎn)換成模擬量（電壓或電流）輸出的接口電路。它們都是數(shù)字系統(tǒng)中必不可少的組成部分。

圖11-1典型的數(shù)字控制系統(tǒng)框圖

DAC是先把輸入二進制碼的每一位轉(zhuǎn)換成與其成正比的電壓或電流模擬量，然后將這些模擬量相加，即得與輸入的數(shù)字信息成正比的模擬量。輸入到DAC的數(shù)字信息可以是原碼，也可以是反碼或補碼。下圖所示是原碼輸入的三位二進制DAC的轉(zhuǎn)換特性，它具體而形象地反映了對DAC的基本要求。11.1D/A轉(zhuǎn)換器

11.1.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

3位二進制輸入時DAC的轉(zhuǎn)換特性

圖11-2所示是4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理圖，它由權(quán)電阻網(wǎng)絡(luò)、電子開關(guān)、求和放大器組成。

S3、S2、S1、S0是4個電子開關(guān)（參見圖12-4），它們的狀態(tài)分別受輸入的數(shù)字信號代碼d3、d2、d1、d0的取值控制，這里d3是代碼的最高位（MostSignificantBit，MSB），d0是代碼的最低位（LeastSignificantBit，LSB）。代碼為1時開關(guān)接到參考電壓（也稱為基準電壓）UREF上，代碼為0時開關(guān)接地。故di=1時有支路電流Ii流向求和放大器，di=0時支路電流為零。

求和放大器是一個接成負反饋的運算放大器，為了簡化分析計算，可以把運算放大器近似看成是理想放大器，因此該運放工作在線性狀態(tài)，滿足虛短和虛斷的特點。

圖11-2權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

電路組成：S3、S2、S1、S0是4個電子開關(guān)，它們的狀態(tài)分別受輸入的數(shù)字信號代碼d3、d2、d1、d0的取值控制，這里，d3是代碼的最高位（MostSignificantBit，簡寫為MSB），d0是代碼的最低位（LeastSignificantBit，簡寫為LSB）。代碼為1時開關(guān)接到參考電壓UREF上，代碼為0時開關(guān)接地。故di=1時有支路電流Ii流向求和放大器，di=0時支路電流為零。求和放大器是一個接成負反饋的運算放大器。當同相輸入端的電位u+高于反相輸入端的電位u-時，輸出端對地的電壓uo為正；當u-高于u+時，uo為負。

工作原理：當參考電壓UREF經(jīng)電阻網(wǎng)絡(luò)加到u-時，只要u-稍高于u+

，便在uo產(chǎn)生很負的輸出電壓。uo經(jīng)反饋電阻RF反饋到u-端使u-降低，其結(jié)果必然使u-≈u+=0。在認為運算放大器輸入電流為零的條件下可以得到：（11-1）

由于u-≈0，因而各支路電流分別為：

將它們代入式（11-1）并取RF=R/2，則得到：（11-2）

對于n位的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當反饋電阻取R/2時，輸出電壓的計算公式可寫成:

式（11-3）表明，輸出的模擬電壓正比于輸入的數(shù)字量Dn，從而實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。

當Dn=0時，uo=0，當Dn=11…11時，，故uo的最大變化范圍是0～。

從式（11-3）中還可以看到，在UREF為正電壓時輸出電壓uo始終為負值。要想得到正的輸出電壓，可以將UREF取為負值。（11-3）權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器小結(jié)：優(yōu)點：圖12-3所示權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的優(yōu)點是結(jié)構(gòu)比較簡單，所用的電阻元件數(shù)很少。

缺點：是各個電阻的阻值相差較大，尤其在輸入信號的位數(shù)較多時，這個問題就更加突出。要想在極為寬廣的阻值范圍內(nèi)保證每個電阻都有很高的精度是十分困難的，尤其對制作集成電路更加不利。

改進措施：為了克服權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中電阻阻值相差太大的缺點，提出一種倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器。1.電路組成

圖11-3所示是一個3位二進制倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理電路圖。由圖可見，電阻網(wǎng)絡(luò)中只有R、2R兩種阻值的電阻，這就給集成電路的設(shè)計和制作帶來了很大的方便。

11.1.2倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

圖11-3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

電路組成：圖中，d2d1d0是輸入的3位二進制數(shù)，它們控制著由N溝道增強型MOS管組成的3個電子開關(guān)S2、S1、S0，R、2R組成倒T型電阻轉(zhuǎn)換網(wǎng)絡(luò)，運放完成求和運算，uo是輸出模擬電壓，UREF是參考電壓（也叫作基準電壓）。

S2、S1、S0與d2、d1、d0的對應關(guān)系是：當d2=1，即為高電平時，=0為低電平，S2右邊的MOS導通，左邊MOS管截止，將相應的2R電阻接到運放的反相輸入端，反之若d2=0，=1，S2右邊MOS管截止，左邊MOS管導通，2R電阻接地。d1、d0對S1、S0的控制作用與d2對S2的控制作用相同。一般地說，輸入n位二進制數(shù)中第i位di=1時，Si就把網(wǎng)絡(luò)中相應的2R電阻接到求和運放的反相輸入端，反之di=0時，Si則將2R電阻接地。2.工作原理（1）當d2d1d0=100時

倒T型電阻網(wǎng)絡(luò)中，無論是從AA端、BB端還是CC端向左看進去，其等效電阻均為R，因此，由參考電壓提供的電流I=UREF/R。圖11-4d2d1d0=100時的等效電路

（2）當d2d1d0=110時圖11-5所示是d2d1d0=110時的等效電路，顯然，流入求和電路的電流是I/2+I/4，輸出電壓為：圖11-5d2d1d0=110時的等效電路

（3）當d2d1d0=111時利用類似方法可求得輸出電壓為：（4）表達式的一般形式根據(jù)d2d1d0為100、110、111時的分析結(jié)果，可推論得到uO的一般表達形式為:

式（11-4）表明，圖11-3所示電路可以將輸入的3位二進制數(shù)d2d1d0轉(zhuǎn)換成相應的模擬輸出電壓uo。（11-4）

當輸入D=dn-1dn-2…d1d0，即為n位二進制數(shù)時，由式（11-4）不難推論出：

式（11-5）中Ku是將二進制數(shù)Dn轉(zhuǎn)換成模擬電壓uo的轉(zhuǎn)換比例系數(shù)，也可以看成是D/A轉(zhuǎn)換器中的單位電壓：

單位電壓Ku乘上二進制數(shù)D的數(shù)值，所得到的便是輸出模擬電壓uo。

（11-5）（11-6）

衡量D/A轉(zhuǎn)換器性能的參數(shù)主要有分辨率、轉(zhuǎn)換精度和轉(zhuǎn)換速度等。1.分辨率分辨率用于描述D/A轉(zhuǎn)換器對輸入量微小變化的敏感程度。它是輸入數(shù)字量在只有最低有效位（LSB，LeastSignificantBit）為1（即為00…01）時的輸出電壓ULSB與輸入數(shù)字量全為1（即為11…11）時的輸出電壓UM之比。將00…01和11…11代入式（10-5），可得ULSB和UM，因此對于n位的DAC，其分辨率為分辨率=ULSB/UM=1/（2n–1）例如10位D/A轉(zhuǎn)換器的分辨率為1/（210–1）。如果輸出模擬電壓滿量程為10V，那么10位DAC能夠分辨的最小電壓為10/1023≈0.009775V；而8位D/A轉(zhuǎn)換器能夠分辨的最小電壓為10/255≈0.039215V。可見位數(shù)越高，DAC分辨輸出電壓的能力越強。分辨率表示D/A轉(zhuǎn)換器在理論上可以達到的精度。

11.1.3D/A轉(zhuǎn)換器的主要技術(shù)指標

2.轉(zhuǎn)換精度

通常，轉(zhuǎn)換精度用轉(zhuǎn)換誤差和相對精度來描述。轉(zhuǎn)換誤差是在對應給定的滿刻度數(shù)字量情況下，D/A轉(zhuǎn)換器實際輸出與理論值之間的誤差。該誤差是由于D/A轉(zhuǎn)換器的增益誤差、零點誤差、線性誤差和噪聲等共同引起的。相對精度指在滿刻度已校準的情況下，整個刻度范圍內(nèi)，對于任一數(shù)碼的模擬量輸出與其理論值之差。對于線性的D/A轉(zhuǎn)換器，相對精度就是非線性度。相對精度有兩種方法表示，一種是用數(shù)字量最低有效位的位數(shù)LSB表示，另一種是用該偏差的相對滿刻度值的百分比表示。某DAC精度為±0.1%，滿量程UFS=10V，則該DAC的最大線性誤差電壓：

UE=±0.1%×10V=±10mV對于n位DAC，精度為±LSB，其最大可能的線性誤差電壓：3.轉(zhuǎn)換速度轉(zhuǎn)換速度由轉(zhuǎn)換時間決定，轉(zhuǎn)換時間是指數(shù)據(jù)變化量是滿度值（輸入由全0變?yōu)槿?或全1變?yōu)槿?）時，達到終值±2LSB時所需的時間。

集成DAC0832是用CMOS工藝制成的8位DAC轉(zhuǎn)換芯片。數(shù)字輸入端具有雙重緩沖功能，可根據(jù)需要接成不同的工作方式，特別適用于要求幾個模擬量同時輸出的場合。它與微處理器接口很方便。1.DAC0832的主要技術(shù)指標分辨率：8位轉(zhuǎn)換時間：≤1μs單電源：5～15V線性誤差：≤±0.2%LSB溫度靈敏度：20ppm/oC功耗：20mW

11.1.4集成DAC

*DAC0832的內(nèi)部結(jié)構(gòu)

DAC0832的內(nèi)部結(jié)構(gòu)如下圖所示。DAC0832內(nèi)部結(jié)構(gòu)框圖

2.DAC0832的引腳功能

DAC0832的引腳排列圖如圖11-6所示。各引腳的功能如下：

圖11-6DAC0832的引腳排列圖ILE：輸入鎖存允許信號，輸入高電平有效。：片選信號，輸入低電平有效。它與ILE結(jié)合起來可以控制是否起作用。：寫信號1，低電平有效。在和ILE為有效電平時，用它將數(shù)據(jù)輸入并鎖存于輸入寄存器中。：寫信號2，輸入低電平有效。在為有效電平時，用它將輸入寄存器中的數(shù)據(jù)傳送到8位DAC寄存器中。：傳輸控制信號，輸入低電平有效。用它來控制是否起作用。在控制多個DAC0832同時輸出時特別有用。

DI7～DI0：8位數(shù)字量輸入端。

VREF：基準（參考）電壓輸入端。一般此端外接一個精確、穩(wěn)定的電壓基準源。VREF可在-10V～+10V范圍內(nèi)選擇。

RFB：反饋電阻。反饋電阻被制作在芯片內(nèi)，用作外接運算放大器的反饋電阻，它與內(nèi)部的R-2R電阻相匹配。

IOUT1：模擬電流輸出1，接運算放大器反相輸入端。其大小與輸入的數(shù)字量DI7～DI0成正比。

IOUT2：模擬電流輸出2，接地。其大小與輸入數(shù)字取反后的數(shù)字量DI7～DI0成正比，IOUT1+IOUT2=常數(shù)。

VCC：電源輸入端（一般為+5V～+15V）。

DGND：數(shù)字地。

AGND：模擬地。3.DAC0832與微機的連接

圖11-7所示為DAC0832與80X86計算機系統(tǒng)連接的典型電路，它屬于單緩沖方式。圖中的電位器用于滿量程調(diào)整。圖11-7DAC0832與80x86計算機系統(tǒng)連接的典型電路

DAC0832在輸入數(shù)字量為單極性數(shù)字時，輸出電路可接成單極性工作方式；在輸入數(shù)字量為雙極性數(shù)字時，輸出電路可接成雙極性工作方式。所謂單極性輸出是指微處理機輸出到D/A轉(zhuǎn)換器的代碼為00H～FFH，經(jīng)D/A轉(zhuǎn)換器輸出的模擬電壓要么全為負值，要么全為正值。輸出極性總與基準電壓的極性相反。所謂雙極性輸出是指微處理機輸出到DAC的數(shù)字量有正負之分，經(jīng)D/A轉(zhuǎn)換器輸出的模擬電壓也有正負極性之分。如控制系統(tǒng)中對電動機的控制，正轉(zhuǎn)和反轉(zhuǎn)對應正電壓和負電壓。

功能：A/D轉(zhuǎn)換器的功能是將輸入的模擬電壓量ui轉(zhuǎn)換成相應的數(shù)字量D輸出，D為n位二進制代碼dn-1dn-2…d1d0

。

分類：A/D轉(zhuǎn)換器的種類很多，按工作原理可分為直接型和間接型兩大類。前者直接將模擬電壓轉(zhuǎn)換成輸出的數(shù)字代碼，而后者是將模擬電壓量轉(zhuǎn)換成一個中間量（如時間或頻率），然后將中間量轉(zhuǎn)換成數(shù)字量。下面首先說明A/D轉(zhuǎn)換的一般原理和步驟，再分別介紹直接型中的逐次漸近比較型A/D轉(zhuǎn)換器和間接型中的雙積分型A/D轉(zhuǎn)換器。11.2A/D轉(zhuǎn)換器

11.2.1A/D轉(zhuǎn)換的一般步驟

因為ADC的輸入電壓信號ui在時間上是連續(xù)量，而輸出的數(shù)字量D是離散的，所以進行轉(zhuǎn)換時必須按一定的頻率對輸入的信號ui進行取樣，得到取樣信號us，并在兩次取樣之間使us保持不變，從而保證將取樣值轉(zhuǎn)化成穩(wěn)定的數(shù)字量。因此，A/D轉(zhuǎn)換過程是通過取樣、保持、量化、編碼4個步驟完成的。1.取樣與保持

取樣是將在時間上連續(xù)變化的模擬量轉(zhuǎn)換成時間上離散的模擬量，如圖11-8所示。可以看到，為了用取樣信號uS準確地表示輸入信號ui，必須有足夠高的取樣頻率fS，取樣頻率fS越高就越能準確地反映ui的變化。那么如何來確定取樣頻率呢？

對任何模擬信號進行諧波分析時，均可以表示為若干正弦信號之和，若諧波中最高頻率為fi

max，則根據(jù)取樣定理，取樣頻率應滿足：

fS≥2fimax

此時，取樣信號uS就能準確地反映輸入信號ui。由于取樣時間極短，取樣輸出uS為一串斷續(xù)的窄脈沖。而要把一個取樣信號數(shù)字化需要一定時間，因此在兩次取樣之間應將取樣的模擬信號存儲起來以便進行數(shù)字化，這一過程稱為保持。圖11-8對輸入模擬信號的取樣2.量化與編碼在用數(shù)字量表示取樣電壓時，也必須把它化成這個最小數(shù)量單位的整數(shù)倍，所規(guī)定的最小數(shù)量單位稱為量化單位，用△表示。將量化的結(jié)果用二進制代碼表示稱為編碼。這個二進制代碼就是A/D轉(zhuǎn)換的輸出信號。輸入模擬電壓通過取樣保持后轉(zhuǎn)換成階梯波，其階梯幅值仍然是連續(xù)可變的，所以它就不一定能被量化單位△整除，因而不可避免地會引起量化誤差。對于一定的輸入電壓范圍，輸出的數(shù)字量的位數(shù)越高，△就越小，因此量化誤差也越小。而對于一定的輸入電壓范圍、一定位數(shù)的數(shù)字量輸出，不同的量化方法，量化誤差的大小也不同。量化的方法有兩種，下面將分別說明。設(shè)輸入電壓ui的輸入電壓范圍為0～UM，輸出為n位的二進制代碼。現(xiàn)取UM=1V，n=3。第一種量化方法：取△=UM/2n=（1/23）V=（1/8）V，規(guī)定0△表示0V＜ui

＜（1/8）V，對應的輸出二進制代碼為000；1△表示（1/8）V＜ui＜（2/8）V，對應的輸出二進制代碼為001；…；7△表示（7/8）V＜ui

＜1V，對應的輸出二進制代碼為111，如圖11-9（a）所示。顯然，這種量化方法的最大量化誤差為△。

第二種量化方法：取△=2UM/（2n+1–1）=（2/15）V，并規(guī)定0△表示0V＜ui

＜（1/15）V，對應的輸出二進制代碼為000；1△表示（1/15）V＜ui

＜（3/15）V，對應的輸出二進制代碼為001；…；7△表示（13/15）V＜ui

＜1V，對應的輸出二進制代碼為111，如圖11-9（b）所示。顯然，這種量化方法的最大量化誤差為△/2。實際電路中多采用這種量化方法。

圖11-9兩種量化方法11.2.2并聯(lián)比較型A/D轉(zhuǎn)換器

電路組成：并聯(lián)比較型A/D轉(zhuǎn)換器屬于直接型A/D轉(zhuǎn)換器，它能將輸入的模擬電壓直接轉(zhuǎn)換為輸出的數(shù)字量而不需要經(jīng)過中間變量。圖11-10所示為3位的并聯(lián)比較型A/D轉(zhuǎn)換器的邏輯結(jié)構(gòu)圖，它由電阻分壓器、電壓比較器、寄存器、編碼器4部分組成。輸入為0～UREF間的模擬電壓，輸出為3位數(shù)字代碼d2d1d0，此處略去了取樣保持電路，假定輸入的模擬電壓ui已經(jīng)是取樣保持電路的輸出電壓。

工作原理：電阻分壓器由8個電阻串聯(lián)組成，通過串聯(lián)分壓將基準電壓UREF分成~

之間7個等級，并將這7個等級的電壓分別作為7個電壓比較器C1～C7的參考電壓。

電壓比較器中量化電平的劃分采用如圖11-9（b）所示的方式，量化單位為

電壓比較器的一個輸入端分別接7個等級的參考電壓，另一個輸入端接輸入的模擬電壓ui，并與這7個參考電壓進行比較。圖11-103位并聯(lián)比較型A/D轉(zhuǎn)換器

若ui＜，則所有比較器的輸出均為低電平0，待CP上升沿到來時，寄存器中所有的觸發(fā)器均被置成0狀態(tài)。若

＜ui＜

則只有比較器C1輸出為高電平1，其他比較器均輸出0，待CP上升沿到來時，只有觸發(fā)器FF1被置1，其余觸發(fā)器被置0。

以此類推，便可列出ui為不同電壓時寄存器的狀態(tài)，如表11-1所列。至此，寄存器輸出的還只是一組7位的高、低電平信號，不是所要求的3位二進制代碼，為此必須進行代碼轉(zhuǎn)換。

代碼轉(zhuǎn)換是由組合邏輯電路編碼器完成的，如圖11-10所示。根據(jù)表11-1可以寫出編碼器輸出與輸入間的邏輯表達式為

根據(jù)以上表達式，即可得到如圖11-10中所示的編碼器電路。表11-1圖11-9電路的A/D轉(zhuǎn)換真值表

逐次漸近型A/D轉(zhuǎn)換器是直接型A/D轉(zhuǎn)換器，也是目前集成A/D轉(zhuǎn)換器產(chǎn)品中用得最多的一種電路。其轉(zhuǎn)換過程類似于天平稱物的過程，天平的一端放物M，一端放砝碼。用天平將各種質(zhì)量的砝碼按一定規(guī)律與M進行比較、取舍，直到天平基本平衡，這時天平托盤中砝碼的質(zhì)量之和就表示M的質(zhì)量。

電路組成：圖11-11所示是逐次漸近型A/D轉(zhuǎn)換器的原理框圖。它由比較器、n位D/A轉(zhuǎn)換器、n位寄存器、控制電路、輸出電路、時鐘信號CP以及參考電壓源等組成。輸入為ui，輸出為n位二進制代碼。

11.2.3逐次漸近型A/D轉(zhuǎn)換器

圖11-11逐次漸近型A/D轉(zhuǎn)換器的原理框圖

工作原理：轉(zhuǎn)換開始之前將寄存器清零（dn-1dn-2…d1d0=00…00）。開始轉(zhuǎn)換時，控制電路先將寄存器的最高位置1（dn-1=1），其余位全為0，使寄存器輸出為（dn-1dn-2…d1d0=1…00），這組數(shù)碼被D/A轉(zhuǎn)換器轉(zhuǎn)換成相應的模擬電壓uX后通過電壓比較器與ui進行比較。

若ui＞uX，說明寄存器中的數(shù)字不夠大，則將這一位的1保留；若ui＜uX，說明寄存器中的數(shù)字太，則將這一位的1清除，從而決定了dn-1的值。

然后將次高位置1（dn-2=1），再通過D/A轉(zhuǎn)換器將此時寄存器的輸出（dn-1dn-2…d1d0=dn-1

1…00）轉(zhuǎn)換成相應的模擬電壓uX，通過uX與ui比較決定dn-2的取值。依此類推，逐位比較，一直到最低位為止。

下面以3位逐次漸近型A/D轉(zhuǎn)換器的電路為例，如圖11-12所示，具體說明轉(zhuǎn)換過程和轉(zhuǎn)換時間。

圖11-123位逐次漸近型A/D電路原理圖

圖中FF2、FF1和FF0組成3位數(shù)碼寄存器；觸發(fā)器FFa～FFe和門G1～G5構(gòu)成控制電路，其中FFa～FFe接成環(huán)形計數(shù)器，門G6～G8為輸出電路。在轉(zhuǎn)換開始前使QaQbQcQdQe=10000，且Q2=Q1=Q0=0。第一個CP信號到達后，環(huán)形計數(shù)器右移一位，使Qb=1、Qa=Qc=Qd=Qe=0，并且將數(shù)碼寄存器的最高位FF2置1，F(xiàn)F1和FF0置0。這時D/A轉(zhuǎn)換器的輸入代碼為d2d1d0=100，由此可在D/A轉(zhuǎn)換器的輸出端得到相應的模擬電壓uX。通過比較器C對ui與uX進行比較，若ui＜uX，比較器輸出uC為高電平；若ui≥uX，則uC為低電平。第二個CP信號到達時，環(huán)形計數(shù)器右移一位，使Qc=1、Qa=Qb=Qd=Qe=0。若uC為高電平（ui＜uX），說明寄存器中的數(shù)字太大，則將這一位的1清除，即將FF2置0；若uC=0（ui≥uX），說明寄存器中的數(shù)字不夠大，則將這一位的1保留，即FF2保持1，從而確定了數(shù)碼寄存器中“Q2”的值。與此同時，Qc的高電平將次高位FF1置1。這時D/A轉(zhuǎn)換器的輸入代碼為d2d1d0=Q210，輸出為這個代碼相應的模擬電壓uX。通過對ui與uX進行比較決定比較器C的輸出uC

。

第三個CP信號到達時，環(huán)形計數(shù)器再右移一位，使Qd=1、Qa=Qb=Qc=Qe=0。根據(jù)比較器的輸出uC確定FF1的值，也就是確定了數(shù)碼寄存器中“Q1”的值，同時將寄存器FF0置1。這時D/A轉(zhuǎn)換器的輸入代碼為d2d1d0=Q2Q11，輸出為這個代碼相應的模擬電壓uX。通過對ui與uX進行比較決定比較器C的輸出uC。第四個CP信號到達時，環(huán)形計數(shù)器再右移一位，使Qe=1、Qa=Qb=Qc=Qd=0。根據(jù)比較器的輸出uC確定FF0的值，也就是確定了數(shù)碼寄存器中“Q0”的值。Qe=1將門G6～G8打開，寄存器FF2、FF1和FF0的狀態(tài)“Q2Q1Q0”作為轉(zhuǎn)換結(jié)果輸出。第五個CP信號到達時，Qa=1、Qb=Qc=Qd=Qe=0且Q2=Q1=Q0=0，電路回到初態(tài)準備下一次轉(zhuǎn)換?？梢?，3位逐次漸近型A/D轉(zhuǎn)換器完成1次轉(zhuǎn)換需要5個時鐘CP周期。依此類推，n位A/D轉(zhuǎn)換器需要（n+2）個CP周期。

雙積分型A/D轉(zhuǎn)換器是間接型A/D轉(zhuǎn)換器中最常用的一種。它與直接型A/D轉(zhuǎn)換器相比具有精度高、抗干擾能力強等特點。雙積分型A/D轉(zhuǎn)換器首先將輸入的模擬電壓ui轉(zhuǎn)換成與之成正比的時間量T，再在時間間隔T內(nèi)對固定頻率的時鐘脈沖計數(shù)，則計數(shù)的結(jié)果就是一個正比于ui的數(shù)字量。

圖11-13所示為雙積分型A/D轉(zhuǎn)換器的原理圖，它由積分器、比較器、n位計數(shù)器、控制電路、固定頻率時鐘源CP、開關(guān)S2～S0以及基準電壓等組成。輸入為模擬電壓ui，輸出為n位二進制代碼。下面結(jié)合工作波形說明它的轉(zhuǎn)換過程。

11.2.4雙積分型A/D轉(zhuǎn)換器圖11-13雙積分型A/D轉(zhuǎn)換器的原理圖

電路的工作分為兩個積分階段。轉(zhuǎn)換開始前開關(guān)S0閉合使電容C完全放電，計數(shù)器清零。第一階段為定時積分，積分時間為T1?？刂齐娐穼㈤_關(guān)S1閉合，開關(guān)S2和S0斷開。積分器對輸入模擬電壓ui積分，其輸出

式中T1、R和C均為常數(shù)，因此uo與ui成正比。若ui1＞ui2，則定時積分的終值|uo1|＞|uo2|，如圖11-14所示。第二階段為反向積分，并在積分的同時進行計數(shù)?？刂齐娐穼㈤_關(guān)S2閉合，開關(guān)S1斷開，開關(guān)S0保持斷開狀態(tài)。積分器對基準電壓（-UREF）進行積分，與此同時計數(shù)器開始對固定頻率的時鐘脈沖計數(shù)。由于基準電壓（-UREF）與ui極性相反，因此積分器的積分方向與定時積分時相反，|uo|逐漸減小。當uo=0時，比較器的輸出uC產(chǎn)生躍變，且通過控制電路停止積分和計數(shù)。該過程所需時間為T2，因此

可見，第二階段的積分時間T2是一個與輸入電壓ui成正比的量。若時鐘脈沖的固定頻率為fCP，則第二階段結(jié)束時計數(shù)器的輸出為：

D=T2·fCP=T2/TCP

TCP為CP的周期。將式（11-10）代入式（11-11），可得

可見，數(shù)字量D與輸入模擬電壓ui成正比，如圖11-14所示波形。圖11-14雙積分型A/D轉(zhuǎn)換器的波形圖1.分辨率

分辨率用于描述A/D轉(zhuǎn)換器對輸入量微小變化的敏感程度。A/D轉(zhuǎn)換器的輸出是n位二進制代碼，因此在輸入電壓范圍一定時，位數(shù)越多，量化誤差也就越小，轉(zhuǎn)換精度也越高，分辨能力也越強。但分辨率僅僅表示A/D轉(zhuǎn)換器在理論上可以達到的精度。2.轉(zhuǎn)換精度

轉(zhuǎn)換精度常用轉(zhuǎn)換誤差來描述。它表示A/D轉(zhuǎn)換器實際輸出的數(shù)字量與理想輸出數(shù)字量的差別，通常用最低位的位數(shù)表示。轉(zhuǎn)換誤差是綜合性誤差，它是量化誤差、電源波動以及轉(zhuǎn)換電路中各種元件所造成的誤差的總和。實際的轉(zhuǎn)換精度和分辨率是兩個不同的概念。分辨率很高，但由于電路的穩(wěn)定性不好等原因，可能使電路的轉(zhuǎn)換精度并不高。3.轉(zhuǎn)換速度轉(zhuǎn)換速度用完成1次轉(zhuǎn)換時間來表示。它是從接到轉(zhuǎn)換控制信號起，到輸出端得到穩(wěn)定的數(shù)字輸出為止所需時間。轉(zhuǎn)換時間越短，說明轉(zhuǎn)換速度越快。

11.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標

集成ADC0809是用CMOS工藝制成的8位八通道逐次漸近型A/D轉(zhuǎn)換器。該器件具有與微處理器兼容的控制邏輯，可以直接與80X86系列、51系列等微處理器接口相連。1.ADC0809的主要技術(shù)指標分辨率：8位精度：8位轉(zhuǎn)換時間：≤100μs輸入電壓范圍：5～15V溫度靈敏度：20ppm/oC功耗：15mW

11.2.6集成ADC*ADC0809的內(nèi)部結(jié)構(gòu)及工作原理

ADC0809的內(nèi)部結(jié)構(gòu)如圖11-19所示，由兩部分組成：

ADC0809內(nèi)部結(jié)構(gòu)框圖

第