《計(jì)算機(jī)接口技術(shù)及應(yīng)用》課件-1.12與運(yùn)算

微機(jī)原理及應(yīng)用第一章認(rèn)識(shí)二進(jìn)制第十二講與運(yùn)算下面我們來學(xué)習(xí)與運(yùn)算與運(yùn)算與運(yùn)算與運(yùn)算是當(dāng)輸入的條件全部為真的時(shí)候，它輸出的結(jié)果才為真，當(dāng)輸入的條件中有一個(gè)為假的時(shí)候，他輸出的結(jié)果就是假輸入條件全部為真時(shí)結(jié)果為真輸入條件一個(gè)為假時(shí)結(jié)果為假ABY000010100111我們用邏輯關(guān)系真值表來表示這個(gè)關(guān)系就是，當(dāng)a和b的結(jié)果都為一的時(shí)候，y才為1，否則y的結(jié)果就為0邏輯關(guān)系真值表與運(yùn)算符號(hào)是使用點(diǎn)或向上的尖尖來表示，如果我們用一來表示真，用零來表示假的話，那么與運(yùn)算的運(yùn)算規(guī)則就是只有當(dāng)一和一相與的時(shí)候，結(jié)果才為一，否則結(jié)果就為零“與”規(guī)則用1表示“真”，用0表示“假”與運(yùn)算符號(hào).Λ1Λ1=11Λ0=00Λ1=00Λ0=0下面舉例說明，我們來求11001100和00110011相與的結(jié)果，求11001100Λ00110011=？11001100

00110011

在進(jìn)行邏輯運(yùn)算的時(shí)候一定要把位對(duì)齊，然后對(duì)兩個(gè)對(duì)應(yīng)位置上的數(shù)進(jìn)行邏輯運(yùn)算。求11001100Λ00110011=？11001100

00110011

現(xiàn)在我們要對(duì)相應(yīng)的位進(jìn)行與運(yùn)算，只有當(dāng)兩個(gè)位都為1的時(shí)候結(jié)果才為1，否則結(jié)果為0，進(jìn)行運(yùn)算以后，你會(huì)發(fā)現(xiàn)結(jié)果是全0，因?yàn)樵谒形簧隙紱]有兩個(gè)條件同時(shí)成立的情況，所以結(jié)果都是零求11001100Λ00110011=？11001100

Λ00110011

00000000當(dāng)兩個(gè)位都為1時(shí)結(jié)果為1，否則結(jié)果為0最后我們?cè)賮砜匆幌屡c門，與門是我們?cè)陂T電路中表示與運(yùn)算的符號(hào)，它可以表示多個(gè)邏輯變量進(jìn)行與運(yùn)算的電路，大家要知道這個(gè)符號(hào)，它表示輸入符號(hào)之間進(jìn)行一個(gè)相與的運(yùn)算，得到一個(gè)最終的結(jié)果，與門門電路中表示與運(yùn)算的符號(hào)多個(gè)邏輯變量進(jìn)行與運(yùn)算的電路輸入符號(hào)之間進(jìn)行相與的運(yùn)算，得到最終結(jié)果如果在電路中，我們用低電平表示0，用高電平表示1的話，那么這個(gè)與門電路它表示了輸入和輸出電平之間的關(guān)系，我們也可以用邏輯關(guān)系真值表來表示，與門輸入、輸出邏輯關(guān)系輸入輸出VAVBVY000010100111011110000100低電平高電平即只有當(dāng)a和b都為高電平的時(shí)候，輸出才為高電平，否則輸出就是低電平。輸入、輸出邏輯關(guān)系輸入輸出VAVBVY000010100111低電平高電平與門多個(gè)輸入當(dāng)然除了兩個(gè)輸入的情況以外，還可以是多個(gè)輸入的情況，比如像下面的這個(gè)abcd它有四種輸入那就是當(dāng)四個(gè)輸入都為高電平的時(shí)