組合邏輯電路的分析和設(shè)計(jì)：基于MSI組合邏輯電路的設(shè)計(jì)

3.8基于MSI組合邏輯電路的設(shè)計(jì)

中規(guī)模集成器件因具有體積小、功耗低、速度高及抗干擾能力強(qiáng)等一系列優(yōu)點(diǎn)而得到了廣泛的應(yīng)用。

在較復(fù)雜的數(shù)字邏輯電路設(shè)計(jì)中，以常用中規(guī)模集成電路和相應(yīng)的功能電路為基本單元，取代門級(jí)組合電路設(shè)計(jì)中的基本單元，可以使設(shè)計(jì)過程大為簡化。

基于MSI功能塊級(jí)組合電路的設(shè)計(jì)方法已經(jīng)成為工程技術(shù)人員必須掌握的一種非常重要的基本技能。已知設(shè)計(jì)要求劃分功能框圖畫邏輯電路圖3.8.1

設(shè)計(jì)步驟設(shè)計(jì)功能塊電路檢驗(yàn)3.8.2

設(shè)計(jì)舉例[例1]設(shè)計(jì)一個(gè)在走廊上用3個(gè)開關(guān)控制一盞燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能改變燈的原有狀態(tài)。[解](1)劃分功能框圖

設(shè)3個(gè)輸入變量C、B和A代表3個(gè)開關(guān)，邏輯輸出L代表燈的狀態(tài)，L=1表示燈亮。由于本題邏輯問題較簡單，故只需一個(gè)功能塊電路。(2)功能塊電路設(shè)計(jì)b.寫出邏輯函數(shù)

由于是單輸出邏輯函數(shù)，用8選1MUX74LS151即可實(shí)現(xiàn)。01101001

000001010011100101110111C

B

ALa.根據(jù)題意列出真值表取D0=D3=D5=D6=0D1=D2=D4=D7=1(3)邏輯電路圖74151D1D0D2D3D5D4D6D7STA1A0YA2L+VCCCBAD0=D3=D5=D6=0D1=D2=D4=D7=1思考題：試用下列MSI器件實(shí)現(xiàn)例1，畫出邏輯圖。1.用4選1MUX實(shí)現(xiàn)。2.全加器實(shí)現(xiàn)。3.用3－8線譯碼器和最少量的門電路實(shí)現(xiàn)。[例2]試設(shè)計(jì)一個(gè)檢測8421BCD碼并將其進(jìn)行四舍五入的電路。[解](1)劃分功能框圖

根據(jù)題目要求，選擇輸入輸出邏輯變量并賦予邏輯值。當(dāng)A3A2A1A0≤1001時(shí)，BCD碼檢測輸出L1=0；當(dāng)A3A2A1A0>1001時(shí)，L1=1；當(dāng)A3A2A1A0≤0100時(shí)，四舍五入輸出L2=0；當(dāng)A3A2A1A0>0100時(shí)，L2=1。設(shè)輸入為A3A2A1A0，BCD碼檢測輸出L1，四舍五入輸出L2。①檢測BCD碼，輸出是L1；故將邏輯問題劃分為二個(gè)功能塊電路：②四舍五入，輸出是L2。功能框圖(2)

設(shè)計(jì)功能塊內(nèi)部電路

a.分析設(shè)計(jì)要求可知，本題目二個(gè)功能塊電路都是要比較兩個(gè)4位二值數(shù)碼的大小，故可以選用中規(guī)模4位數(shù)值比較器MC14585B。

將比較器Ⅰ的輸出端YA>B作為BCD碼檢測輸出端L1；比較器Ⅱ的輸出端YA>B作為四舍五入輸出端L2。

將A3A2A1A0接入兩片MC14585B的輸入端A3A2A1A0，另一組輸入端B3B2B1B0分別接1001和0100；(3)邏輯電路圖b.用中規(guī)模加法器實(shí)現(xiàn)四舍五入電路c.試用MUX實(shí)現(xiàn)本題比較電路的邏輯功能。BCD碼檢測電路[例3]

試用4位全加器和必要的門電路設(shè)計(jì)一個(gè)4位二進(jìn)制加減法（A3A2A1A0-B3B2B1B0）或（A3A2A1A0+B3B2B1B0）邏輯電路。[解]二進(jìn)制減法可轉(zhuǎn)換為求補(bǔ)相加實(shí)現(xiàn)。

本例可劃分為兩個(gè)功能塊，其中一塊是求的補(bǔ)碼，另一塊進(jìn)行加法運(yùn)算。⑵設(shè)計(jì)功能塊電路⑴劃分功能框圖Y的補(bǔ)碼是其反碼加1，A的反碼可以用異或門實(shí)現(xiàn)

得到反碼后利用4位二進(jìn)制加法器實(shí)現(xiàn)A+

(-B)的反碼，并使最低位進(jìn)位位為1。⑶畫出電路圖ABCOCISABCOCISABCOCISABCOCISS0A0B0S1A1B1S2A2B2S3A3B3C3=1=1=1=1CC當(dāng)控制信號(hào)C＝1時(shí)，電路是一個(gè)減法器，而當(dāng)C＝0時(shí)，它又變成一個(gè)加法器。

當(dāng)C＝1時(shí)，異或門的輸出F3F2F1F0即為輸入數(shù)據(jù)B3B2B1B0的反碼，通過4個(gè)全加器將A3A2A1A0與F3F2F1F0相加，最低位全加器的低位進(jìn)位接1。電路相加的結(jié)果S3S2S1S0即為A3A2A1A0-B3B2B1B0的差值。⑷驗(yàn)證設(shè)計(jì)[例4]A3A2A1A0、B3B2B1B0、C3C2C1C0和E3E2E1E0是待傳送的4路數(shù)據(jù)，每路數(shù)據(jù)有4位。試設(shè)計(jì)利用D3D2D1D0數(shù)據(jù)總線分時(shí)傳送各路數(shù)據(jù)的邏輯電路。[解](1)劃分功能框圖

根據(jù)題意，要求利用數(shù)據(jù)總線分時(shí)傳送4路數(shù)據(jù)，因此可以通過四組三態(tài)門A、B、C、E將各路數(shù)據(jù)線接到數(shù)據(jù)總線上，再利用一個(gè)2?4線譯碼器的譯碼輸出，分別控制四組三態(tài)門的選通信號(hào)，即可達(dá)到分時(shí)傳送的要求。功能塊電路框圖(2)

設(shè)計(jì)功能塊內(nèi)部電路

由于各組三態(tài)門功能塊內(nèi)部需要4路三態(tài)門對(duì)應(yīng)4位數(shù)據(jù)，因此三態(tài)門可選用74LS125(4三態(tài)門芯片)，譯碼電路選擇雙2?4線譯碼器74LS139。

A3

B3

C3

E3

00011011X1

X0D3

D2

D1

D0

A2

B2

C2

E2

A1

B1

C1

E1

A0

B0

C0

E0電路的功能表(3)畫電路圖(4)驗(yàn)證設(shè)計(jì)74LS125的邏輯功能：輸出Y為高阻狀態(tài)；使能端,輸出等于輸入，Y=A；使能端,

由于、、、，當(dāng)，X1X0由00～11變化時(shí)，分別選通、