西安電子科技大學(xué)-數(shù)字電路基礎(chǔ)課件-4-組合邏輯電路課件

數(shù)字電子技術(shù)基礎(chǔ)第4章組合邏輯電路12組合邏輯電路與時序邏輯電路組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。－－無記憶功能時序邏輯電路：當(dāng)前的狀態(tài)與電路現(xiàn)在的輸入和過去的狀態(tài)都有關(guān)。－－有記憶功能例組合邏輯電路S、Co的輸出變化僅由A、B、C的變化決定。A、B、C維持→S、Co維持A、B、C變化→S、Co更新某時刻：A、B、C取值→S、Co取值任意輸出的邏輯函數(shù)表達式可寫為：3邏輯電路的分析與設(shè)計邏輯電路的分析－－對于給定的電路，分析找出電路的邏輯功能。邏輯電路的設(shè)計－－實現(xiàn)邏輯功能最簡單的邏輯電路。44.1組合邏輯電路的分析組合邏輯電路的分析－－對于給定的組合邏輯電路，分析找出電路的邏輯功能。分析方法與步驟：1、從輸入向輸出逐級推導(dǎo)，得到最終的邏輯表達式；2、化簡邏輯表達式；3、由邏輯表達式列出真值表；4、由真值表文字概括出邏輯功能。（難點）5組合邏輯電路的分析方法－－實例1、從輸入向輸出逐級推導(dǎo)，得到最終的邏輯表達式；（可設(shè)幾個中間變量）分析方法與步驟：6組合邏輯電路的分析方法－－例子ABCF000000110101011010011010110011113、由邏輯表達式列出真值表；4、由真值表概括出邏輯功能。2、化簡邏輯表達式；輸入中有奇數(shù)個“1”時，輸出為“1”邏輯功能：三位奇數(shù)檢驗器74.2組合邏輯電路的設(shè)計方法設(shè)計方法與步驟：1、邏輯抽象，明確因果關(guān)系，確定輸入、輸出變量；2、列出真值表，寫出邏輯表達式；3、化簡邏輯表達式；4、表達式變換；（根據(jù)器件類型要求）5、畫出邏輯電路圖；組合邏輯電路的設(shè)計－－實現(xiàn)邏輯功能最簡單的組合邏輯電路。

8組合邏輯電路的設(shè)計方法－－例子例：請設(shè)計火警報災(zāi)系統(tǒng)。要求：為仿誤報，煙感應(yīng)器、光感應(yīng)器、溫度感應(yīng)器兩種或兩種以上報警才確認(rèn)火災(zāi)。設(shè)計步驟：1、邏輯抽象，明確因果關(guān)系，確定輸入、輸出變量；煙感應(yīng)器，用變量A表示:1－報警，0－無報警；光感應(yīng)器，用變量B表示:1－報警，0－無報警；溫度感應(yīng)器，用變量C表示:1－報警，0－無報警；火警報災(zāi)系統(tǒng)，用變量F表示:1－啟動，0－關(guān)閉。9組合邏輯電路的設(shè)計方法－－例子2、列出真值表，寫出邏輯表達式；ABCF000000100100011110001011110111113、化簡邏輯表達式；10組合邏輯電路的設(shè)計方法－－例子4、表達式變換；（假設(shè)要求使用與非門實現(xiàn)）5、畫出邏輯電路圖；114.3常用MSI組合邏輯器件及應(yīng)用編碼器譯碼器數(shù)據(jù)選擇器加法器數(shù)值比較器124.3.1編碼器用二進制代碼表示特定對象，每組代碼賦予特定的含義，這一過程稱為二進制編碼。實現(xiàn)編碼功能的電路就是編碼器。常用編碼器二進制編碼器二－十進制編碼器優(yōu)先權(quán)編碼器13編碼器－－二進制編碼器二進制編碼器：用n位二進制代碼對N＝2n個信號進行編碼的電路。（如：8線－3線編碼器）I0I1I2I3I4I5I6I7F2F1F0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111114編碼器－－二進制編碼器輸出函數(shù)：約束條件：I0~I7同時只有一個取值為1；化簡得：I0編碼隱含：I0～I7均為0時，輸出即為I0編碼15編碼器－－二－十進制編碼器二－十進制編碼器：將0～9這10個信號編成二進制代碼的電路。I7F3F2F1F00（Y0）00001（Y1）00012（Y2）00103（Y3）00114（Y4）01005（Y5）01016（Y6）01107（Y7）01118（Y8）10009（Y9）100116編碼器－－二－十進制編碼器輸出函數(shù)：類似于二進制編碼器，Y0編碼隱含17編碼器－－優(yōu)先權(quán)編碼器優(yōu)先權(quán)編碼器：允許多個輸入信號同時有效，但只對優(yōu)先級高的輸入進行編碼。（如：74LS148）使能輸入端信號輸入端使能輸出端優(yōu)先標(biāo)志輸出端編碼輸出端注：小圈意為低電平有效18編碼器－－優(yōu)先權(quán)編碼器E1=1，電路禁止編碼輸入輸出E176543210CBACSE01××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101允許編碼，無有效信號編碼工作，優(yōu)先級：7>6>5>4>3>2>1>0CS標(biāo)識是否存在優(yōu)先級判斷，編碼工作時有效，其余狀態(tài)時無效；E0使能輸出端，無有效的輸入時有效（用于下一級的使能輸入端）；CS、E0的不同組合標(biāo)識電路的不同狀態(tài)；所有信號低電平有效。194.3.2譯碼器譯碼：編碼逆過程，將編好的代碼譯成相應(yīng)的狀態(tài)信息。實現(xiàn)譯碼功能的電路就是譯碼器。常用譯碼器：1、二進制譯碼器2、二－十進制譯碼器3、顯示譯碼器20譯碼器－－二進制譯碼器二進制譯碼器：將N＝2n個信號（編碼）譯成n位信號狀態(tài)（高、低電平）。（如：2－4譯碼器，3－8譯碼器）21譯碼器－－2－4譯碼器EA1A01××1111000011100110110101101011111022真值表→邏輯表達式真值表→標(biāo)準(zhǔn)與或式的方法與步驟：

1、真值表中函數(shù)值找“1”；

2、輸入變量：1－原變量；0－反變量，組成與項；

3、將與項相加，得到與或式。ABF000010101111真值表→標(biāo)準(zhǔn)或與式的方法與步驟：

1、真值表中函數(shù)值找“0”；

2、輸入變量：0－原變量；1－反變量，組成或項；

3、將或項相與，得到或與式。23譯碼器－－2－4譯碼器EA1A01××11110000111001101101011010111110使能端有效（E＝0）時，輸出即為最小項的非；二進制譯碼器也稱最小項發(fā)生器。24譯碼器－－3－8譯碼器E1E2A+E2BA2A1A00××××11111111X1×××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110E1、E2A、E2B都是使能端；E1為高，E2A、E2B都為低時，譯碼器工作使能。典型應(yīng)用：1、存儲器地址譯碼；2、實現(xiàn)邏輯函數(shù)；3、帶使能的譯碼器可用作數(shù)據(jù)分配器、脈沖分配器；25譯碼器－－3－8譯碼器應(yīng)用例1：某處理器有16位地址線，可以尋址64KB內(nèi)存空間?，F(xiàn)有8片8KB的存儲器，請設(shè)計尋址電路。例2：將2－4譯碼器用作數(shù)據(jù)分配器。26用譯碼器實現(xiàn)邏輯函數(shù)例3：用3－8譯碼器實現(xiàn)邏輯函數(shù)F=AB+AC+BC27譯碼器－－二－十進制譯碼器二－十進制譯碼器（BCD譯碼器）：將BCD碼譯成10位信號狀態(tài)（高、低電平）。（如：4－10譯碼器74LS42）A3A2A1A0000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010～11111111111111如果輸入非法碼，輸出無有效信號。（即電路具有拒絕非法碼的功能）注意：有無拒絕非法碼的功能，電路是不同的。28譯碼器－－顯示譯碼器顯示譯碼器：驅(qū)動顯示器件，將BCD碼譯成相應(yīng)電平，以顯示數(shù)字或字符。顯示器件29譯碼器－－顯示譯碼器輸入輸出A3A2A1A0FaFbFcFdFeFfFg00001111110000101100000010110110100111111001010001100110101101101101101011111011111100001000111111110011111011顯示譯碼器也可以象BCD譯碼器一樣，具有拒絕非法碼的功能。1010~11111001111304.3.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路選擇器（Multiplexer，MUX）：在n位地址控制下，從2n個多路輸入數(shù)據(jù)中選擇一路輸出。m=2n31EA1A0Y1××0000D0001D1010D2011D3電路不使能A1，

A0控制Y輸出D0～D3數(shù)據(jù)選擇器－－4選1MUX32數(shù)據(jù)選擇器－－8選1MUXEA2A1A0Y1XXX00000D00001D10010D20011D30100D40101D50110D60111D733數(shù)據(jù)選擇器－－應(yīng)用數(shù)據(jù)選擇器的典型應(yīng)用數(shù)據(jù)選擇，多路信號分時傳送；實現(xiàn)組合邏輯函數(shù)；實現(xiàn)并串轉(zhuǎn)換；產(chǎn)生序列信號。34數(shù)據(jù)選擇器－－實現(xiàn)組合邏輯函數(shù)注意：上兩例都是邏輯函數(shù)變量數(shù)l<(=)地址位數(shù)n的情況35數(shù)據(jù)選擇器－－實現(xiàn)組合邏輯函數(shù)當(dāng)邏輯函數(shù)變量數(shù)l>地址位數(shù)n時36數(shù)據(jù)選擇器－－實現(xiàn)組合邏輯函數(shù)01001000101111100101110010110100CDAB1010110100CAB當(dāng)邏輯函數(shù)變量數(shù)l>地址位數(shù)n時37譯碼器、MUX應(yīng)用小節(jié)使用譯碼器、數(shù)據(jù)選擇器實現(xiàn)任意邏輯函數(shù)的方法小結(jié)：將任意邏輯函數(shù)轉(zhuǎn)換成最小項表達式；按譯碼器、數(shù)據(jù)選擇器功能方程將最小項表達式進行變形；按照變形后的邏輯方程進行相應(yīng)連接。38數(shù)據(jù)選擇器－－擴展擴展方法：利用使能端；樹狀擴展。例1：用4選1MUX實現(xiàn)8選1MUX（利用使能端）39數(shù)據(jù)選擇器－－擴展例2：用4選1MUX實現(xiàn)16選1MUX（樹狀擴展）404.3.4數(shù)據(jù)分配器數(shù)據(jù)分配器（DEMUX）：在n位輸入地址控制下，將一路輸入數(shù)據(jù)分配到2n個數(shù)據(jù)輸出端。m=2n41數(shù)據(jù)分配器－－1－4、1－8DEMUXEA1A0Y0Y1Y2Y31××1111000D1110011D1101011D1011111D42數(shù)據(jù)分配器－－DEMUX與譯碼器EA1A01××11110000111001101101011010111110EA1A0Y0Y1Y2Y31××1111000D1110011D1101011D1011111D如果以2－4譯碼器的使能控制端E作為數(shù)據(jù)分配器的數(shù)據(jù)輸出端D，則譯碼器的輸出可作為數(shù)據(jù)器的輸出端Yi。43數(shù)據(jù)分配器－－DEMUX與譯碼器444.3.5數(shù)碼比較器數(shù)碼比較器：對兩個相同位數(shù)的二進制數(shù)進行比較，并判定其大小關(guān)系的邏輯電路。（如：四位數(shù)碼比較器）數(shù)值輸入端級聯(lián)輸入端結(jié)果輸出端AB00110010111010111110一位數(shù)碼比較器45四位并行數(shù)碼比較器功能表數(shù)碼輸入級聯(lián)輸入輸出A3,B3A2,B2A1,B1A0,B0CA>BCA<BCA=BPA>BPA<BPA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B000100146數(shù)碼比較器－－四位并行數(shù)碼比較器輸出端PA>B＝1（A>B）：

A3>B3;

A3=B3且A2>B2；

A3=B3，A2=B2且A1>B1；

A3=B3，A2=B2，A1=B1且A0>B0；

A3=B3，A2=B2，A1=B1，A0=B0且CA>B=1；輸出端PA<B＝1（A<B）：

A3<B3;

A3=B3且A2<B2；

A3=B3，A2=B2且A1<B1；

A3=B3，A2=B2，A1=B1且A0<B0；

A3=B3，A2=B2，A1=B1，A0=B0且CA<B=1；輸出端PA=B＝1（A=B）：

A3=B3，A2=B2，A1=B1，A0=B0且CA=B=147數(shù)碼比較器－－級聯(lián)例：請用兩個四位并行數(shù)碼比較器組成一個八位并行數(shù)碼比較器。484.3.6加法器－－一位半加器一位半加器：無低位進位，兩個一位二進制數(shù)相加。ABSC000001101010110149加法器－－一位全加器CiABSCi+10000000110010100110110010101011100111111一位全加器：有低位進位，兩個一位二進制數(shù)相加。50加法器－－四位串行進位全加器串行進位全加器：將一位全加器的進位端串行連接，以實現(xiàn)多位加法功能。缺點：運算速度慢，最終結(jié)果C4、S3需逐級等待中間變量C3、C2、C1的運算結(jié)果。51加法器－－超前進位加法器超前進位加法器：為提高運算速度，利用加法運算規(guī)則，快速算出進位及和的電路。52加法器－－超前進位加法器以四位加法器來分析超前進位原理將c1、c2、c3的值依次代入，得：因此，超前進位加法器就是可以直接建立輸入a0、a1、a2、a3

、b0、b1、b2、b3

、c0到輸出s3、c4的關(guān)系，不需等待中間變量c1、c2、c3的運算，因而速度更快，但同時電路會更復(fù)雜。（用電路復(fù)雜度換時間）只有g(shù)0～g3

、p0～p3和c0,而g0～g3

、p0～p3可由a0～a3

、b0～b3直接得出53加法器－－超前進位加法器電路圖54加法器－－加法器實現(xiàn)減法運算減法運算的實質(zhì)是加法：A－B=A＋(-B)對二進制而言：(-B)＝[B]補補碼的計算方法：“取反加1”0110＋110110011例：請用二進制加法計算(6－3)的值。3注意：進位（n位計算結(jié)果還要是n位）55加法器－－加法器實現(xiàn)碼組變換例：請用四位加法器完成余3碼到8421BCD碼的轉(zhuǎn)換。(E3E2E1E0)

余3碼－3＝(D3D2D1D0)8421BCD碼

564.3.6組合邏輯電路中的競爭與冒險電路中的延遲現(xiàn)象57組合邏輯電路中的競爭與冒險輸入經(jīng)過不同途徑傳輸后，到達電路某一會合點的時間有先后，這種現(xiàn)象稱為競爭。由于競爭而使電路中出現(xiàn)瞬間錯誤的現(xiàn)象稱為冒險。冒險競爭但不冒險競爭58功能冒險現(xiàn)象多個輸入變量同時變化引起的冒險稱為功能冒險。591、代數(shù)法：表達式在一定條件下可以化簡成或的形式。競爭與冒險的識別2、卡諾圖法：如果兩卡諾圈相切，且相切處未被其他卡諾圈包圍，則可能產(chǎn)生冒險現(xiàn)象。011110100010110100CAB

當(dāng)ABC從111變?yōu)?11時（相切處跨越），可能引起冒險現(xiàn)象。3、實驗法：功能冒險難以用前兩種方法判斷，應(yīng)做實驗用示波器觀察。60冒險現(xiàn)象的消除3、增加冗余邏輯：011110100010110100CAB

在信號延遲變化的時間段內(nèi)將邏輯電路鎖死（不使能），在信號穩(wěn)定后再使能電路進行邏輯運算。1、加濾波電容：電容具有阻止（延緩）電平變化的功能。2、加選通信號：使用選通信號可以避開毛刺可能產(chǎn)生的時間。61END62習(xí)題4－4S3S2S1S0F0000000100100011101000101011001