DSP芯片的原理與開發(fā)應用試題與答案【總結】

一、填空題1．TMS320C5000系列DSP芯片包括（TMS320C54x）和（TMS320C55x）兩大類。這兩類芯片完全兼容，所不同的是TMS320C55x具有更低的功耗和更高的性能。2．TMS320系列DSP芯片的基本結構特點包括：(1、哈佛結構)；(2、流水線操作)；(3、專用的硬件乘法器)；（4、特殊的DSP指令）和（5、快速的指令周期）。3．數(shù)字信號處理的實現(xiàn)方法有（在通用的計算機上用軟件實現(xiàn)）、（在通用的計算機系統(tǒng)中加上專用的加速處理機實現(xiàn)）、（用通用的單片機實現(xiàn)）、（用通用的DSP芯片實現(xiàn)）和（用專用的DSP芯片實現(xiàn)）。4．TMS320C54XDSP總的基本存儲空間為(192)K字,其中數(shù)據(jù)空間(64)K字,程序空間(64)K字和I/O空間(64)K字。5．除TI公司外，比較著名的DSP芯片生產(chǎn)商還有：（AT&T）（AD）和（Motorola）等。6．TMS320C5000的中央處理單元主要由（算術邏輯單元）、（累加器）、（乘累加器）、（移位寄存器）和（尋址單元)組成。7．TMS320C54X的指令集包含了4種基本類型的操作，即（算術指令）、（邏輯指令）、（程序控制指令）和（封裝和存儲指令）。8．C54XDSP共有7種有效的數(shù)據(jù)尋址方式，分別為（立即數(shù)尋址）、（絕對地址尋址）、（累加器尋址）、（直接尋址）、（間接尋址）、（存儲器映射寄存器尋址）和（堆棧尋址）。9．TMS320C54X有（8）條16位總線。包括（4）條程序/數(shù)據(jù)總線和（4）條地址總線。10.TMS320C54X的串口有4中類型：（標準同步串行口），（緩沖串行口），（時分復用串行口），（多通道緩沖串行口）。11.TMS320C54X系列芯片中有兩個（40）位的累加器，每個累加器分為三個部分（保護位）、（高位字）和（低位字）。12.TMS320C5000提供了7中基本的數(shù)據(jù)尋址方式：立即數(shù)尋址、絕對地址尋址、累加器尋址、直接尋址、間接尋址、存儲區(qū)映射寄存器尋址、堆棧尋址。13.時鐘發(fā)生器為C54XDSP提供時鐘信號，時鐘發(fā)生器由（內(nèi)部振蕩器）和（鎖相環(huán)電路）兩部分組成。14.數(shù)字信號處理的實現(xiàn)方法有（在通用的計算機上用軟件實現(xiàn)）、（在通用的計算機系統(tǒng)中加上專用的加速處理器實現(xiàn)）、（用通用的單片機實現(xiàn)）、（用通用的DSP芯片實現(xiàn)）和（用專用的DSP芯片實現(xiàn)）。15．DSP芯片運算速度衡量標準：1，指令周期；2，MAC時間；3，F(xiàn)FT執(zhí)行時間；4，MIPS；5，MOPS；6，MFLOPS；7，BOPS16.MS320系列中央處理單元DSP芯片的CPU主要由以下幾個部分組成：指令解碼部分、運算與邏輯部分、尋址部分；運算與邏輯部分一般包括：累加器ACC、桶形位移寄存器、乘累加單元。17.TMS320C54x采用6級流水線。18.程序存儲器主要用于存儲程序指令。DSP芯片一般具有兩種工作模式：微計算機模式和微處理器模式。工作模式由PMST寄存器中的位決定，若=0，DSP芯片工作于微計算機模式（片內(nèi)ROM映射到程序空間），若=1，DSP芯片工作于微處理器模式（片內(nèi)ROM被禁止）。19.根據(jù)系統(tǒng)功能劃分，DSP硬件系統(tǒng)設計可以分為最小硬件系統(tǒng)設計和外圍硬件接口設計。最小硬件系統(tǒng)只包含了DSP的基本電路模塊。20.COFF目標文件應包含三個默認的塊：.text塊通常包含可執(zhí)行代碼.data塊通常包含已初始化的變量；.bss塊通常為未初始化的變量保留空間。二、簡答題（40分）1.什么是DSP芯片?DSP芯片的主要特點是什么?DSP芯片，即數(shù)字信號處理芯片（也稱數(shù)字信號處理器），是一種特別適合于進行DSP的微處理器，其主要應用是實時快速地實現(xiàn)各種DSP算法。DSP芯片的主要特點是：（1）在一個指令周期內(nèi)一般至少可完成一次乘法和一次加法；（2）程序空間和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)；（3）片內(nèi)具有快速RAM，通常可通過獨立的數(shù)據(jù)總線在兩塊中同時訪問；（4）具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持；（5）快速的中斷處理和硬件I/O支持；（6）具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器；（7）可以并行執(zhí)行多個操作；（8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以并行執(zhí)行。2．簡述DSP應用系統(tǒng)的一般設計過程：定義系統(tǒng)性能指標采用高級語言進行性能模擬設計實時DSP應用系統(tǒng)借助開發(fā)工具進行軟硬件調(diào)試系統(tǒng)集成與獨立系統(tǒng)運行3．什么是馮.諾依曼結構？哈佛結構的特點是什么？馮.諾依曼結構是將指令、數(shù)據(jù)和地址存儲在同意存儲器中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、數(shù)據(jù)還是地址。哈佛結構是不同于傳統(tǒng)的馮.諾依曼結構的并行體系結構，其主要特點是將程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址，獨立訪問。4.TMS320C54XDSP系列種類很多，但體系結構基本相同，主要由哪些部分組成？（10個部分）TMS320C54xx系列DSP芯片的結構主要包括：中央處理器（CPU）、內(nèi)部總線結構、特殊功能寄存器、數(shù)據(jù)存儲器（RAM）、程序存儲器（ROM）、I/O端口、串行接口、主機并行接口（HPI）、定時器、中斷系統(tǒng)等十個部分組成。5.以TMS320C54X為例，根據(jù)自己的理解，說明什么是流水線操作。流水線操作可把指令分成一系列子操作來完成。不同子操作完成不同的任務，一條指令經(jīng)過所有的子操作才能得到結果。子操作操作可重疊。在同一個時鐘周期內(nèi)，在不同的單元可以處理多條指令，相當于并行執(zhí)行了多條指令。6．簡述DSP芯片串行口的種類和特點DSP芯片串行口的種類有四種類型：同步串行口、緩沖串行口、時分復用串行口和多通道串行口。各串行口的特點：同步串行口的接收和發(fā)送幀的比特幀的比特位數(shù)、發(fā)送與接收時鐘頻率等可以通過控制寄存器來配置；緩沖串行口（BSP）在自動緩沖模式下，BSP使用ABU內(nèi)嵌式的地址產(chǎn)生器，串行口和緩沖區(qū)之間可以直接進行數(shù)據(jù)傳輸，緩沖區(qū)的起始地址和容量是軟件編程控制的；時分復用（TDM）串口采用時分復用將多個外部器件復用與C54x進行串行通信，每一個時隙對應于其中的1路通信。這樣TDM就可以和外部的多個應用接口實現(xiàn)方便靈活的數(shù)據(jù)交換。多通道緩沖串行口（McBSP）是在緩沖串行口的基礎上發(fā)展起來的，其功能包括：全雙工通信；雙緩沖數(shù)據(jù)寄存器，允許連續(xù)的數(shù)據(jù)流；收發(fā)獨立的幀信號和時鐘信號；可與工業(yè)標準的編/解碼器、AICs（模擬接口芯片）以及其它串行A/D、D/A接口；數(shù)據(jù)傳輸可以利用外部時鐘，或者是片內(nèi)的可編程時鐘；當利用DMA為McBSP服務時，串行口數(shù)據(jù)讀寫具有自動緩沖能力。7．數(shù)字信號處理理論主要包括哪些內(nèi)容?數(shù)字信號處理理論主要包括：信號的采集、離散信號的分析、離散系統(tǒng)分析、信號處理中的快速算法、信號的估值、濾波技術、信號的建模、信號處理中的特殊算法等。8．解釋什么是數(shù)的定標？程序員確定一個數(shù)的小數(shù)點位于DSP芯片所給定的字長中的哪一位。9.什么是哈佛結構？改進的哈佛結構的特點是什么？哈佛結構是并行體系結構，程序和數(shù)據(jù)存儲在不同的存儲器中，兩種不同的存儲器相互獨立，獨立編制獨立訪問。改進的哈佛結構的特點是：允許數(shù)據(jù)存放在程序存儲器；程序存放在高速緩沖區(qū)。10.開發(fā)DSP應用系統(tǒng)一般需要哪些軟件工具？硬件工具計算機、仿真器、示波器、信號發(fā)生器、邏輯分析儀等；軟件工具有高級語言、ccs、代碼生成工具、代碼調(diào)試工具、電路設計軟件等。11.DSP最小系統(tǒng)一般包括哪些部分？DSP最小系統(tǒng)一般包括：時鐘電路、復位電路、電源存儲器接口、等待狀態(tài)發(fā)生器、輸入、抗混疊濾波、A/D轉(zhuǎn)換器、DSP芯片、D/A轉(zhuǎn)化器等部分。12.設計DSP應用系統(tǒng)時，DSP芯片應如何選擇？設計DSP應用系統(tǒng)時，應該注意DSP芯片的運算速度、價格、硬件資源、運算精度、開發(fā)工具/功耗、封裝的形式、質(zhì)量標準、供貨情況、生命周期等。13.COFF文件格式的優(yōu)點：采用COFF目標文件格式，有利于模塊化編程，并且為管理程序代碼和系統(tǒng)存儲空間提供靈活的方法。基于COFF格式編寫匯編程序或C程序是，不必為程序代碼或變量指定目標地址，這為程序編寫、程序移植、程序升級提供了極大的方便。14.定時器的工作原理。定時器分為主定時模塊和預定標模塊。主定時模塊包括PRD和TIM，由預定標模塊定時；預定標模塊包括TCR中的TDDR和PSC比特，由CPU時鐘定時。在主定時模塊中，對應于預定標模塊的每個輸出時鐘，TIM值減1，當TIM減到0后，TIM內(nèi)載入PRD的值。當設備復位或定時器單獨復位時，PRD的內(nèi)容也被載入TIM。主定時模塊的定時器中斷信號輸出被送往CPU以及定時器的輸出引腳TOUT。預定標模塊中的TDDR和PSC均位于寄存器TCR中，每來一個CPU時鐘，PSC值減1。與主定時模塊一樣，重置PSC值得時刻在PSC減到0、設備復位或者定時器單獨復位時，此時TDDR的內(nèi)容復制到[SC中。三、問答題1．已知指令執(zhí)行前,A中的內(nèi)容為0031160001,B中的內(nèi)容為0058022032,C16為0,AR1中的內(nèi)容為0201,數(shù)據(jù)存儲區(qū)0201H的內(nèi)容是2034，數(shù)據(jù)存儲區(qū)0202H的內(nèi)容是1221，試問執(zhí)行指令DADD*AR1+,A,B后,A、B、AR3、0201H、0202H中的內(nèi)容各是什么？執(zhí)行前執(zhí)行后A0031160001B0058022032B00514A1222C160AR10201AR30202DateMemory0201H20340201H20340202H12210202H12212．已知指令執(zhí)行前,A中的內(nèi)容為0001001000,B中的內(nèi)容為0000001001,T的內(nèi)容為0220,AR4中的內(nèi)容為0100,AR5中的內(nèi)容為0200，數(shù)據(jù)存儲區(qū)0100H的內(nèi)容是4321，數(shù)據(jù)存儲區(qū)0200H的內(nèi)容是4321，如果執(zhí)行指令LD*AR4+,A||MAC*AR5+,B說明執(zhí)行過程,并指出指令執(zhí)行完成后A、B、T、AR4、AR5、0100H、0200H中的內(nèi)容各是什么？解：將*AR4所指0100中的內(nèi)容左移16位放入A的高端；同時將*AR5所指0200中的內(nèi)容與T寄存器內(nèi)容相乘，乘積與B中的內(nèi)容相加結果存入B.已知執(zhí)行前各種存儲器中的內(nèi)容：執(zhí)行前執(zhí)行后A0001001000A00B0000001001B00008EB621T0220T0220AR40100AR40101AR50200AR50201DateMemory0100H43210100H43210200H43210200H43213．已知指令執(zhí)行前,A中的內(nèi)容為0000770000,B中的內(nèi)容為0000000000,FACT的內(nèi)容為0,AR3中的內(nèi)容為0100,AR4中的內(nèi)容為0200，數(shù)據(jù)存儲區(qū)0100H的內(nèi)容是0055，數(shù)據(jù)存儲區(qū)0200H的內(nèi)容是00AA，程序COEFFS中的內(nèi)容是1234,如果執(zhí)行指令：FIRS*AR3+,*AR4+,COEFFS說明執(zhí)行過程,并指出指令執(zhí)行完成后A、B、FACT、AR3、AR4、0100H、0200H中的內(nèi)容各是什么？。執(zhí)行過程說明。A的高端和由COEFFS尋址得到的pmem相乘，結果與B相加結果存在B中；同時*AR3中的內(nèi)容為0100所指的內(nèi)容與*AR4中的內(nèi)容為0200所指的內(nèi)容相加結果左移16位放入A中。FIRS*AR3+,*AR4+,COEFFS執(zhí)行前執(zhí)行后A0000770000A0000FF0000B0000000000B000008762CFRCT0FRCT0AR30100AR30101AR40200AR40201DateMemory0100H0