硅集成電路工藝基礎(chǔ)期末復(fù)習(xí)市公開課一等獎(jiǎng)省賽課獲獎(jiǎng)

單片機(jī)期末復(fù)習(xí)指導(dǎo)老師：東哥完成者：MZ第1頁硅片制造廠分區(qū)Test/Sort測試/揀選Implant注入Diffusion擴(kuò)散Etch刻蝕Polish拋光Photo光刻CompletedWaferUnpatternedWafer無圖形硅WaferStartThinFilms薄膜WaferFabrication(front-end)硅片制造（前端）

第2頁二氧化硅制備方法CVD（化學(xué)氣相淀積）PVD（物理氣相淀積）熱氧化

1、熱氧化生成二氧化硅掩蔽能力最強(qiáng)

2、質(zhì)量最好、重復(fù)性和穩(wěn)定性最好

3、降低表面懸掛鍵從而使表面狀態(tài)密度減小，且能很好控制界面陷阱和固定電荷第3頁熱氧化法三種氧化法比較干氧氧化：結(jié)構(gòu)致密但氧化速度極低濕氧氧化：氧化速度高但結(jié)構(gòu)略粗糙，制備厚二氧化硅薄膜水汽氧化：結(jié)構(gòu)粗糙不可取

實(shí)際生產(chǎn)：干氧氧化+濕氧氧化+干氧氧化常規(guī)三步熱氧化模式既確保了二氧化硅表面和界面質(zhì)量，又處理了生長速率問題第4頁決定氧化速率原因氧化劑分壓氧化溫度硅表面晶向硅中雜質(zhì)第5頁硅—二氧化硅界面特征硅—二氧化硅界面電荷類型可動離子電荷界面陷阱電荷氧化層固定電荷氧化層陷阱電荷第6頁雜質(zhì)參雜摻雜：將需要雜質(zhì)摻入特定半導(dǎo)體區(qū)域中，以到達(dá)改變版胴體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸摻雜工藝：擴(kuò)散、離子注入第7頁第8頁擴(kuò)散機(jī)構(gòu)第9頁擴(kuò)散雜質(zhì)分布擴(kuò)散方式：恒定表面源擴(kuò)散有限表面源擴(kuò)散實(shí)際方法：兩步

--預(yù)擴(kuò)散在低溫下采取恒定表面源擴(kuò)散方式

--主擴(kuò)散將由預(yù)擴(kuò)散引入雜質(zhì)作為擴(kuò)散源，在較高溫度下進(jìn)行擴(kuò)散。（再分布）第10頁恒定表面源擴(kuò)散，雜質(zhì)為余誤差分布第11頁有限源擴(kuò)散第12頁有限源擴(kuò)散特點(diǎn)第13頁離子注入應(yīng)用能夠用于n/p型硅制作調(diào)整閾值電壓用溝道摻雜隔離工序中預(yù)防計(jì)生溝道用溝道截?cái)郈MOS阱形成淺結(jié)制備在特征尺寸日益減小今日，離子注入已經(jīng)成為種主流技術(shù)第14頁離子注入優(yōu)缺點(diǎn)第15頁離子注入溝道效應(yīng)溝道效應(yīng)：離子沿一些方向摻入速度比其它方向大，使離子峰值在硅片更深處或呈雙峰值得雜質(zhì)分布第16頁怎么才能處理離子溝道效應(yīng)傾斜樣品表面，晶體主軸方向偏離注入方向，經(jīng)典值為7°。先重轟擊晶格表面，形成無定型層在無定形靶運(yùn)動離子因?yàn)榕鲎卜较虿煌８淖儯蚨矔胁糠蛛x子進(jìn)入溝道，但在溝道運(yùn)動過程中又有可能脫離溝道，故對注入離子峰值附近分布并不會產(chǎn)生實(shí)質(zhì)性影響增大注入離子半徑(B——BF2)表面長二氧化硅薄層第17頁熱退火退火也叫熱處理，集成電路工藝中全部在氮?dú)獾炔换顫姎夥罩羞M(jìn)行熱處理過程都能夠稱為退火激活雜質(zhì)：使不在晶格位置上離子運(yùn)動到晶格位置，方便含有電活性，產(chǎn)生自由載流子，起到雜質(zhì)作用消除損傷高溫下，原子振動能增大，因而移動能力加強(qiáng)，可使復(fù)雜損傷分解為點(diǎn)缺點(diǎn)或其它形式簡單缺點(diǎn)，簡單缺點(diǎn)在高溫下能夠較高遷移率移動，復(fù)合后缺點(diǎn)消失。對于非晶區(qū)域損傷恢復(fù)首先發(fā)生在損傷區(qū)與結(jié)晶區(qū)交界面。退火溫度和時(shí)間，退火方式等依據(jù)實(shí)際損傷情況來確定。低劑量造成損傷，普通在較低溫度下退火就能夠消除。載流子激活所需要溫度比起壽命和遷移率恢復(fù)所需要溫度低。第18頁淀積第19頁P(yáng)VD物理氣相淀積真空蒸發(fā)法濺射第20頁CVD化學(xué)氣相淀積工藝特點(diǎn)第21頁化學(xué)氣相淀積CVD系統(tǒng)分類常壓化學(xué)氣相淀積（APCVD）低壓化學(xué)氣相淀積（LPCVD）等離子增強(qiáng)化學(xué)氣相淀積（PECVD）第22頁CVD三種方法比較APCVD——設(shè)備簡單，淀積速率大（1000A/min）——易氣相成核，均勻性不好，材料利用率低LPCVD——均勻性好，臺階覆蓋性好，污染少。對反應(yīng)室結(jié)構(gòu)要求低。裝片量大——淀積速度低，淀積溫度高，存在氣缺現(xiàn)象PECVD——反應(yīng)溫度低，附著性好，良好階梯覆蓋，良好電學(xué)特征能夠與精細(xì)圖形轉(zhuǎn)移工藝兼容，薄膜應(yīng)力低，主流工藝——具備LPCVD優(yōu)點(diǎn)highdepositionrateatrelativelylowtemperatureImprovefilmqualityandstresscontrolthroughionbombardment準(zhǔn)確控制襯底溫度第23頁采取摻雜多晶硅做柵電極原因經(jīng)過摻雜可得到特定電阻與二氧化硅有良好接觸界面與后序高溫工序兼容比AL電極穩(wěn)定性好能實(shí)現(xiàn)自對準(zhǔn)均勻性好第24頁氮化硅在微電子工藝中應(yīng)用第25頁外延第26頁第27頁自摻雜效應(yīng)第28頁生長速率影響原因溫度反應(yīng)劑濃度氣流速度襯底晶向第29頁光刻技術(shù)特點(diǎn)第30頁ULSI對光刻有哪些基本要求第31頁掩膜版第32頁光刻光刻三要素：光刻膠、掩膜版和光刻機(jī)光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成膠狀液體光刻膠受到特定波長光線作用后，造成其化學(xué)結(jié)構(gòu)發(fā)生改變，使光刻膠在某種特定液體中溶解特征改變】光刻過程主要步驟：曝光、顯影、刻蝕第33頁第34頁正負(fù)光刻膠對比第35頁工藝流程第36頁ULSI對圖形轉(zhuǎn)移要求圖形轉(zhuǎn)移保真度選擇比在腐蝕過程中，為了嚴(yán)格控制每一層腐蝕圖形轉(zhuǎn)移精度，同時(shí)防止其它各層材料腐蝕,需要控制不一樣材料腐蝕速率。兩種不一樣材料在腐蝕過程中被腐蝕速率比均勻性使厚膜腐蝕盡，且薄處不過刻刻蝕清潔引入玷污會影響圖形轉(zhuǎn)移精度，又增加了腐蝕后清洗復(fù)雜性和難度，故要預(yù)防玷污第37頁刻蝕第38頁刻蝕工藝分為：濕法刻蝕和干法刻蝕第39頁濕法刻蝕和干法刻蝕比較干法刻蝕優(yōu)缺點(diǎn)：分辨率高各向異性腐蝕能力強(qiáng)均勻性、重復(fù)性好便于連續(xù)自動操作成本高，選擇比普通較低濕法刻蝕優(yōu)缺點(diǎn)：成本低廉選擇比高各向同性腐蝕速率難以控制第40頁金屬化：金屬及金屬性材料在集成電路技術(shù)中應(yīng)用金屬材料用途及要求：柵電極：良好界面特征和穩(wěn)定性適當(dāng)功函數(shù)多晶硅優(yōu)點(diǎn)互連材料電阻率小，易于淀積和刻蝕，好抗電遷移特征接觸材料（接觸孔、硅化物）良好接觸特征（界面性，穩(wěn)定性，接觸電阻，在半導(dǎo)體材料中擴(kuò)散系數(shù)）后續(xù)加工工序中穩(wěn)定性；確保器件不失效第41頁第42頁第43頁第44頁Al/Si接觸中現(xiàn)象鋁硅相圖Al在Si中溶解度低Si在Al中溶解度較高（鋁尖楔現(xiàn)象，圖9.4）故退火時(shí)，Si原子會溶到Al中Al與SiO2反應(yīng)

4Al+3SiO2

3Si+2Al2O3吃掉Si表面SiO2，降低接觸電阻改進(jìn)與SiO2

黏附性第45頁影響尖楔原因Al—Si界面氧化層厚度薄氧厚氧(出現(xiàn)在缺點(diǎn)處，尖楔較深）襯底晶向〈111〉：橫向擴(kuò)展雙極集成電路〈100〉：垂直擴(kuò)展pn結(jié)短路MOS集成電路（尖楔現(xiàn)象嚴(yán)重）第46頁銅及低K介質(zhì)優(yōu)點(diǎn)：電阻率低，可減小引線寬度和厚度，從而減小分布電容，降低了互連線延遲時(shí)間。抗電遷移性能好，沒有應(yīng)