數(shù)字電子技術（山東工商學院）智慧樹知到期末考試答案章節(jié)答案2024年山東工商學院

數(shù)字電子技術（山東工商學院）智慧樹知到期末考試答案+章節(jié)答案2024年山東工商學院下列描述正確的是

。

答案:主從JK類型的觸發(fā)器一個周期內(nèi)僅在時鐘下降沿有輸出，且具有一次變化現(xiàn)象，因而有很強的抗干擾能力。###同步觸發(fā)器的動作特點是在CP=1（高電平期間）的全部時間內(nèi)，S、R、D、J、K、T等數(shù)據(jù)輸入端的變化可引起觸發(fā)器狀態(tài)發(fā)生相應變化，因此常被稱為電平觸發(fā)器。###邊沿觸發(fā)器的動作特點是觸發(fā)器的輸出狀態(tài)僅僅取決于CP脈沖上邊沿或下邊沿到來時的S、R、D、J、K、T等輸入狀態(tài)，在此前或之后，輸入狀態(tài)的變化對輸出狀態(tài)均無影響。###基本RS-FF(SR鎖存器)是構成各種高性能觸發(fā)器的基本單元。在函數(shù)F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有個？

答案:7

答案:下列說法中，正確的是

。

答案:9個‘0’連續(xù)同或為0，9個‘1’連續(xù)異或為1石英晶體多諧振蕩器的突出優(yōu)點是。

答案:振蕩頻率穩(wěn)定異步計數(shù)器設計時，比同步計數(shù)器設計多增加的設計步驟是。

答案:求時鐘方程

答案:同步二進制加法

答案:十進制加法計數(shù)器為產(chǎn)生一個定時脈沖，應采用(

)。

答案:單穩(wěn)態(tài)觸發(fā)器

答案:每來5個時鐘脈沖L亮一次，即模5計數(shù)器電路，且有自啟動能力。

答案:當邏輯函數(shù)有n個變量時，共有

個變量取值組合？

答案:N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為

的計數(shù)器。

答案:

答案:異步二進制減法下列幾種A/D轉換器中，轉換速度最快的是。

答案:并行A/D轉換器主從JK型觸發(fā)器是。

答案:在CP下降沿輸出信號四個觸發(fā)器組成的環(huán)行計數(shù)器最多有個有效狀態(tài)。

答案:16下列電路中屬于組合邏輯電路的是：。

答案:加法器在輸入情況下，“與非”運算的結果是邏輯0。

答案:全部輸入是1可以用來實現(xiàn)并/串轉換和串/并轉換的器件是。

答案:移位寄存器下列MSI器件可有效實現(xiàn)組合邏輯函數(shù)。

答案:譯碼器###數(shù)據(jù)選擇器下列不屬于組合邏輯電路。

答案:寄存器###序列信號發(fā)生器###環(huán)形計數(shù)器3線－8譯碼器74LS138接通電源后，無論地址輸入端怎樣變化，輸出均被封鎖在高電平，則其原因可能是：

。

答案:下列觸發(fā)器有可能發(fā)生空翻現(xiàn)象。

答案:同步RS觸發(fā)器###同步D觸發(fā)器與模擬電路相比，數(shù)字電路主要的優(yōu)點有。

答案:抗干擾能力強###通用性強###保密性好可編程可擦EPROM可以分為如下（

）幾種類型。

答案:E2PROM###FlashMemory###UVEPROM下列屬于組合邏輯電路。

答案:譯碼器###奇偶校驗器###數(shù)據(jù)分配器###比較器

答案:異步二進制減法八路數(shù)據(jù)分配器，其地址輸入端有

個。

答案:3

答案:

答案:2要構成容量為2K×16的RAM，需要片容量為256×8的RAM，并且至少需要條地址線完成尋址操作。

答案:16片、11條T觸發(fā)器特性方程描述正確的是

。

答案:

答案:若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為位。

答案:6以下表達式中符合邏輯運算法則的是。

答案:A+1=1三輸入的TTL或非門（輸入端為A、B、C），若只使用A、B端，C端應怎樣連接？。

答案:接地

答案:11110111

答案:計算機的內(nèi)存屬于（

）。

答案:DRAM

答案:異步二進制減法由10級觸發(fā)器構成的二進制計數(shù)器，其最大模值為。

答案:1024某數(shù)字鐘需要一個分頻器將32768Hz的脈沖轉換為1Hz的脈沖，欲構成此分頻器至少需要個觸發(fā)器。

答案:15對CMOS與非門電路，其多余輸入端正確的處理方法是。

答案:通過電阻接VCC8線－3線優(yōu)先編碼器74LS148接通電源后，其選通輸出端輸出低電平，則其原因可能是：

。

答案:無有效編碼輸入在下列邏輯電路中，不是組合邏輯電路的有。

答案:寄存器把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計數(shù)器。

答案:20下列觸發(fā)器中，具有回差特性的是（

）。

答案:施密特觸發(fā)器一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有

個數(shù)據(jù)信號輸入。

答案:8

答案:串并行輸入移位數(shù)碼寄存器

答案:或非門若A+B=1，則A⊕B=

。

答案:下列說法正確？

答案:CMOSOD門輸出端允許直接并聯(lián)使用8位移位寄存器，串行輸入時經(jīng)

個脈沖后，8位數(shù)碼全部移入寄存器中。

答案:8

答案:五

答案:000和二進制數(shù)（1100110111.001）2等值的十六進制數(shù)是16。

答案:（337.2）16下列門可實現(xiàn)“線與”功能？

答案:TTLOC門在輸入情況下，“或非”運算的結果是邏輯0。

答案:任一輸入為0，其他輸入為1###任一輸入為1###全部輸入是1

答案:描述觸發(fā)器邏輯功能的方式包括。

答案:特性表###狀態(tài)轉換圖###特征方程###時序圖對于T觸發(fā)器，若原態(tài)Qn=0，欲使次態(tài)Qn+1=1，應使輸入T=

。

答案:下列可以惟一描述一個組合邏輯電路的方式包括。

答案:卡諾圖###波形圖###真值表JK觸發(fā)器功能很強，輔以簡單設計，它就能夠實現(xiàn)以下觸發(fā)器的邏輯功能。

答案:D觸發(fā)器###T’觸發(fā)器###T觸發(fā)器以下電路中可以實現(xiàn)“線與”功能的有。

答案:漏極開路門###集電極開路門對于T觸發(fā)器，若原態(tài)Qn=1，欲使次Qn+1=1，應使輸入T=

。

答案:欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端

。

答案:邏輯函數(shù)的表示方法中具有唯一性的是。

答案:卡諾圖###真值表已知某公司有四個股東（ABCD），分別擁有45％、37％、16％和2％的股份。一個議案要獲得通過（F），必須至少有超過一半股權的股東投贊成票。則下列

電路可以實現(xiàn)該功能。

答案:以下波形圖中

最可能是單穩(wěn)態(tài)觸發(fā)器的波形圖。

答案:下列輸出不允許并聯(lián)使用。

答案:典型TTL門以下各電路中，可以產(chǎn)生脈沖定時。

答案:單穩(wěn)態(tài)觸發(fā)器隨機存取存儲器具有

功能。

答案:讀/寫

答案:左移位寄存器十進制數(shù)25用8421BCD碼表示為。

答案:00100101下列電路中，不屬于組合邏輯電路的是。

答案:計數(shù)器用來鑒別脈沖信號幅度時，應采用。

答案:施密特觸發(fā)器對于JK觸發(fā)器，若J=K，則可完成

觸發(fā)器的邏輯功能。

答案:T能把2kHz正弦波轉換成2kHz矩形波的電路是。

答案:施密特觸發(fā)器

答案:同或門為把50Hz正弦波變換為周期性矩形波，應選用。

答案:施密特觸發(fā)器欲設計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設計合理，采用同步二進制計數(shù)器，最少應使用級觸發(fā)器。

答案:3有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。

答案:1011--0110--1100--1000--0000多諧振蕩器可產(chǎn)生。

答案:矩形脈沖

答案:7下列存在約束條件的觸發(fā)器包括。

答案:主從RS觸發(fā)器

答案:G1導通，G2截止

答案:十進制加法計數(shù)器一個右移的移位寄存器，當預先置入1011后，其串行輸入端固定接0，在4個移位脈沖作用后，四位數(shù)據(jù)的移位過程為（前面為高位）

答案:1011-0110-1100-1000-0000四個觸發(fā)器組成的環(huán)形計數(shù)器，最多有幾個有效狀態(tài)

答案:4一只四輸入端與非門，使其輸出為1的輸入變量取值組合有

種。

答案:15

答案:一個“檢1”電路，即輸入（DCBA）中包含奇數(shù)個‘1’時，輸出為‘1’一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。

答案:4要將方波脈沖的周期擴展10倍，可采用。

答案:十進制計數(shù)器已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達式為

。ABQn+1說明00Qn保持010置0101置111Qn翻轉

答案:由3級觸發(fā)器構成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為。

答案:3和6函數(shù)F=AB+BC，使F=1的輸入ABC組合為。

答案:ABC=110

答案:與門下列各門電路中的輸出端可以并聯(lián)使用。

答案:TTLOC門下列存在一次變化現(xiàn)象的觸發(fā)器是。

答案:主從JK觸發(fā)器

答案:同或

答案:4.5VN個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為的計數(shù)器。

答案:2N###2N十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有

個。

答案:4下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是。

答案:OC門

答案:與非

答案:已知R、S是或非門構成的基本RS觸發(fā)器的輸入端，則約束條件為。

答案:RS＝0用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要個觸發(fā)器。

答案:8N個觸發(fā)器可以構成能寄存位二進制數(shù)碼的寄存器。

答案:N同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是。

答案:工作速度高施密特觸發(fā)器的輸出信號和輸入信號的關系為

(

)。

答案:是邏輯非關系某移位寄存器的時鐘脈沖頻率為100kHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時間。

答案:80μS函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為

。

答案:(A,B,C)=∑m（3，5，6，7）下列

器件任何時刻只允許有1個有效信號到達輸入端。

答案:普通編碼器存儲器的核心部件是（）。

答案:存儲體輸入為2kHz矩形脈沖信號時，欲得到500Hz矩形脈沖信號輸出，應采用。

答案:二進制計數(shù)器構成模值為256的二進制計數(shù)器，需要級觸發(fā)器。

答案:8將二進數(shù)A=1011和B=1100作為74HC85的輸入，則

數(shù)據(jù)輸出端為1。

答案:F（A使用時，用戶根據(jù)需要，利用編程器或寫入器進行寫入操作，但只能寫入一次的存儲器是（

）。

答案:PRAM

答案:為0屬于組合邏輯電路的部件是

答案:編碼器共陰極七段數(shù)碼管的公共端應接低電平

答案:對74LS161利用“異步清零”反饋到/CR端實現(xiàn)十進制，與非門的兩個輸入端應接74LS161的哪個輸出端

答案:Q3Q1晶振為32768Hz，通過CD4060十三分頻后可獲得多少赫茲的脈沖輸出

答案:4Hz請判斷以下哪個電路不是時序邏輯電路

答案:譯碼器1HZ的方波信號經(jīng)過兩次分頻后周期為

答案:4s組合邏輯電路

答案:無記憶功能計數(shù)器置入數(shù)據(jù)的8，輸入端DCBA應接

答案:1000計數(shù)器按CP脈沖的輸入方式可分為

答案:異步計數(shù)器###同步計數(shù)器基本邏輯運算有

答案:與###非###或由555定時器構成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為VCC=＋6V，則當暫穩(wěn)態(tài)結束時刻，定時電容C上的電壓uC為(

)。

答案:4V在DAC數(shù)模轉換電路中，當輸入數(shù)據(jù)全部為“1”時，輸出電壓（

）

答案:接近基準電壓在DAC數(shù)模轉換電路中，數(shù)字量的位數(shù)越多，分辨輸出最小電壓的能力（

）

答案:越強并行ADC轉換器的精度主要與（

）有關

答案:量化電平的劃分

答案:1/2<q<13位二進制并行比較型ADC轉換器量化電壓值為（）個基準電壓。

答案:2/15由555定時器構成的多諧振蕩器，可降低頻率的方法是

(

)

答案:增大電阻或電容由555定時器構成的施密特觸發(fā)器,改變控制電壓VCO時,則(

)

答案:改變回差電壓ΔUT下列各電路，具有脈沖幅度鑒別作用的電路是（

）

答案:施密特觸發(fā)器ADC模數(shù)轉換器的轉換過程通過（

）幾個步驟完成。

答案:采樣###量化###保持###編碼

答案:2用JK觸發(fā)器構成異步五進制加法計數(shù)器，需要4個觸發(fā)器。

答案:錯使用清零法用74LS163實現(xiàn)十進制計數(shù)，應在計數(shù)狀態(tài)到（）時，等下一個脈沖到來后清零。

答案:1001使用清零法用74LS160實現(xiàn)八進制計數(shù)，應在計數(shù)狀態(tài)到（）時清零。

答案:1000時序電路的邏輯功能可以用（）來描述。

答案:狀態(tài)方程###輸出方程###驅動方程最少可以用（）片74LS160連接成百進制的計數(shù)器。

答案:274LS160的清零端是（

）控制方式。

答案:異步74LS373的輸入信號被鎖存是發(fā)生在LE為（

）時。

答案:低電平74LS163是（）進制的加法計數(shù)器。

答案:十六進制移位寄存器具有（）功能

答案:數(shù)據(jù)并入并出###寄存###數(shù)據(jù)串入并出數(shù)字電路分為組合邏輯電路和時序邏輯電路兩大類。在時序邏輯電路中，輸出由此刻的輸入和電路原來的狀態(tài)共同決定。（）

答案:對

答案:異步時序邏輯電路

答案:對

答案:翻轉競爭冒險現(xiàn)象是由于邏輯門電路傳輸延遲時間引起的。

答案:對

答案:下降沿

答案:對對于邊沿觸發(fā)的觸發(fā)器來說，其次態(tài)僅取決于CP信號為高電平或低電平期間輸入端的邏輯狀態(tài)。（）

答案:錯按觸發(fā)方式的不同，可以將觸發(fā)器分為電平觸發(fā)、脈沖觸發(fā)和（）三種基本類型。

答案:邊沿觸發(fā)把JK觸發(fā)器的J、K端都接高電平，可以轉換為T'觸發(fā)器。（）

答案:對

答案:復位抗干擾能力最強的觸發(fā)器是（）。

答案:邊沿觸發(fā)的觸發(fā)器輸入是3位數(shù)的二進制譯碼器輸出8種狀態(tài)。

答案:對優(yōu)先編碼器可同時輸入多個信號，但是只對優(yōu)先級別最高的輸入信號進行編碼并輸出

答案:對

答案:

答案:

答案:對組合邏輯電路